TS 4100 pin mapping    
NOTES:

HJT	9/11/2017	modified to include RTS/CTS for native UARTS, new chip selects, and ECSPI2 for VN-100


function			pad:					TS conn:		Notes
-----------------------------------------------------------------------

UARTS:			
UART7 TX			LCD_DATA20				CN1 45
UART7 RX			LCD_DATA21				CN1 42
UART7 RTS B			LCD_DATA05				CN1 34
UART7 CTS B			LCD_DATA04				CN1 32

UART6 TX			LCD_DATA16				CN2 94			(FPGA UART C)
UART6 RX			LCD_DATA17				CN2 96			(FPGA UART C)
UART6 RTS B			LCD_DATA07				CN1 40
UART6 CTS B			LCD_DATA06				CN1 38

UART5 TX			CSI_MCLK				CN2 34
UART5 RX			CSI_PIXCLK				CN2 32
UART5 RTS B			LCD_DATA07				CN2 72
UART5 CTS B			LCD_DATA06				CN2 70

UART4 TX 			UART5_TX				CN2 90
UART4 RX 			UART5_RX				CN2 92	
UART4 RTS B			GPIO1_IO08				CN1 57
UART4 CTS B			GPIO1_IO09				CN2 91

UART3 TX			UART4_TX				CN2 86 			(FPGA UART B) 
UART3 RX			UART4_RX				CN2 88			(FPGA UART B)
UART3 RTS B			LCD_VSYNC				CN1 53
UART3 CTS B			LCD_HSYNC				CN1 51

UART2 TX			UART3_TX				CN2 78			(FPGA UART A) 
UART2 RX			UART3_RX				CN2 80 			(FPGA UART A)
UART2 RTS B			UART3_RTS_B				CN1 76                  (FPGA DIO_31)
UART2 CTS B			UART3_CTS_B				CN1 74			(FPGA DIO_32)
	     
UART1 TX			UART2_TX				CN2 82
UART1 RX			UART2_RX				CN2 84
UART1 RTS B			UART2_RTS_B				CN1 69
UART1 CTS B			UART2_CTS_B				CN1 71

UART0 TX			UART1_TX				CN2 93			(console)
UART0 RX			UART1_RX				CN2 95			(console)


SPI UARTs:

UART CS0			LCD_DATA02				CN1 28
UART CS1			LCD_DATA03				CN1 30
UART CS2			LCD_DATA04				CN1 32
UART CS3			LCD_DATA05				CN1 34
UART CS4			LCD_DATA06				CN1 38
UART CS5			LCD_DATA07				CN1 40
UART CS6			LCD_DATA22				CN1 44
UART CS7			LCD_DATA23				CN1 46

UART IRQ0			LCD_DATA10				CN1 23
UART IRQ1			LCD_DATA11				CN1 25
UART IRQ2			LCD_DATA12				CN1 27
UART IRQ3			LCD_DATA13				CN1 31
UART IRQ4			LCD_DATA14				CN1 33
UART IRQ5			LCD_DATA15				CN1 35
UART IRQ6			LCD_DATA18				CN1 41
UART IRQ7			LCD_DATA19				CN1 43o

ECSPI1 SCL			CSI_DATA04				CN2 62
ECSPI1 MOSI			CSI_DATA06				CN2 66
ECSPI1 MISO			CSI_DATA07				CN2 68

VN100 SPI:
ECSPI2 SCL			CSI_DATA00				CN2 52
ECSPI2 MOSI			CSI_DATA02				CN2 58
ECSPI2 MISO			CSI_DATA03				CN2 60
VN100 SS			CSI_DATA01				CN2 56

free IMX6 pins:

(CAN, GPIO)			LCD_DATA08				CN2 97			(1PPS)
(CAN, GPIO)			LCD_DATA09				CN2 99			[attached to IC on baseboard]
(GPIO)				LCD_CLK					CN1 49			[10R res in series]
(GPIO)				LCD_ENABLE				CN1 55
(GPIO)				CSI_DATA05				CN2 64
(JTAG, GPIO)			JTAG_TDI				CN2 36
(JTAG, GPIO)			JTAG_TDO				CN2 38
(JTAG, GPIO)			JTAG_TMSO				CN2 54
(JTAG, GPIO)			JTAG_TRST_B				CN2 40
(JTAG, GPIO)			JTAG_TCK				CN2 42			[10k res to ground]


FPGA DIO:

(GPIO)				*DIO00					CN1 93
(GPIO)				*DIO01					CN1 91
(GPIO)				*DIO02					CN1 89
(GPIO)				*DIO03					CN1 87
(GPIO)				*DIO04					CN1 85
(GPIO)				*DIO05					CN1 83
(GPIO)				*DIO06					CN1 81
(GPIO)				*DIO07					CN1 79
(GPIO)				*DIO08					CN1 77
(GPIO)				*DIO09					CN1 73
(GPIO)				*DIO12					CN1 67
(GPIO)				*DIO13					CN1 65
(GPIO)				*DIO14					CN1 63
(GPIO)				*DIO15					CN1 61
(GPIO)				*DIO16					CN1 59
(GPIO)				*DIO17					CN1 97
(GPIO)				*DIO18					CN1 99
(GPIO)				*DIO19					CN1 100
(GPIO)				*DIO20					CN1 98
(GPIO)				*DIO21					CN1 96
(GPIO)				*DIO22					CN1 94
(GPIO)				*DIO23					CN1 92
(GPIO)				*DIO24					CN1 90
(GPIO)				*DIO25					CN1 88
(GPIO)				*DIO26					CN1 86
(GPIO)				*DIO27					CN1 84
(GPIO)				*DIO28					CN1 82
(GPIO)				*DIO29					CN1 80
(GPIO)				*DIO30					CN1 78
(GPIO)				*DIO31					CN1 76
(GPIO)				*DIO32					CN1 74
(GPIO)				*DIO33					CN1 72
(GPIO)				*DIO34					CN1 70
(GPIO)				*DIO35					CN1 68
(GPIO)				*DIO36					CN1 66
(GPIO)				*DIO37					CN1 64
(GPIO)				*DIO38					CN1 60
(GPIO)				*DIO39					CN1 58
(GPIO)				*DIO41					CN1 24
(GPIO)				*DIO42					CN1 26
(GPIO)				*DIO43					CN1 19
(GPIO)				*DIO44					CN1 21
(GPIO)				*DIO45					CN1 37
(GPIO)				*DIO46					CN1 39



TS 4100 tshwctl mapping:

UART_2 TX -> UART_A TX: tshwctl -j 5 -o 33
UART_A RX -> UART_2 RX: tshwctl -j 29 -o 9