//Test der Eingänge: Das invertierte Signal von Eingang 7 wird auf Ausgang 1 ausgegeben.
Repeat:
        GIO 7, 0
        COMP 0
        JC NE, I0_One

        SIO 1, 2, 1
        JA Repeat

I0_One: SIO 1, 2, 0
        JA Repeat