<?xml version='1.0' encoding='utf-8' ?>
<!DOCTYPE document SYSTEM "file:///C:/Xilinx/xpla3/data/xmlReportxpla3.dtd">
<document><ascFile>SleepyPLD.rpt</ascFile><devFile>C:/Xilinx/xpla3/data/xcr3384xl.chp</devFile><mfdFile>SleepyPLD.mfd</mfdFile><htmlFile logo="coolrunner_logo.jpg" pin_legend="pinlegend.htm" logic_legend="logiclegend.htm"/><header pkg="TQ144" date=" 4- 1-2005" time="  5:15PM" speed="-7" design="SleepyPLD" device="XCR3384XL" status="1" eqnType="0" version="1.0" statusStr="Successful" swVersion="G.26"/><inputs id="SystemStatus"/><inputs id="WR"/><inputs id="RD"/><inputs id="CPLD_Reset"/><inputs id="AD0PIN_SPECSIG"/><inputs id="AS"/><inputs id="AD4PIN_SPECSIG"/><inputs id="AD2PIN_SPECSIG"/><inputs id="AD1PIN_SPECSIG"/><inputs id="AD3PIN_SPECSIG"/><inputs id="AD5PIN_SPECSIG"/><inputs id="AD6PIN_SPECSIG"/><inputs id="AD7PIN_SPECSIG"/><inputs id="UINT"/><inputs id="SCLreset"/><inputs id="SCLinc"/><inputs id="SCLPIN_SPECSIG"/><inputs id="Bus_Select"/><inputs id="UD0PIN_SPECSIG"/><inputs id="AEN"/><inputs id="SA8_SPECSIG"/><inputs id="SA9_SPECSIG"/><inputs id="SA10_SPECSIG"/><inputs id="SA11_SPECSIG"/><inputs id="SA12_SPECSIG"/><inputs id="SA13_SPECSIG"/><inputs id="SA14_SPECSIG"/><inputs id="SA15_SPECSIG"/><inputs id="IORD"/><inputs id="ModemStatus"/><inputs id="ExternalStatus"/><inputs id="CameraStatus"/><inputs id="AM2Status"/><inputs id="AM1Status"/><inputs id="AM0Status"/><inputs id="UD1PIN_SPECSIG"/><inputs id="UD2PIN_SPECSIG"/><inputs id="UD3PIN_SPECSIG"/><inputs id="UD4PIN_SPECSIG"/><inputs id="UD5PIN_SPECSIG"/><inputs id="UD6PIN_SPECSIG"/><inputs id="UD7PIN_SPECSIG"/><inputs id="IOWR"/><inputs id="SA0_SPECSIG"/><inputs id="SA1_SPECSIG"/><inputs id="SA2_SPECSIG"/><inputs id="SA3_SPECSIG"/><inputs id="SA4_SPECSIG"/><inputs id="SA5_SPECSIG"/><inputs id="SA6_SPECSIG"/><inputs id="SA7_SPECSIG"/><inputs id="SD0PIN_SPECSIG"/><inputs id="SD1PIN_SPECSIG"/><inputs id="SD2PIN_SPECSIG"/><inputs id="SD3PIN_SPECSIG"/><inputs id="SD4PIN_SPECSIG"/><inputs id="SD5PIN_SPECSIG"/><inputs id="SD6PIN_SPECSIG"/><inputs id="SD7PIN_SPECSIG"/><inputs id="xPUP_0"/><global_inputs id="SMCLK" use="GCK"/><pin id="FB1_MC1_PIN94" use="O" slew="SLOW" pinnum="94" signal="EN3_SPECSIG"/><pin id="FB1_MC5_PIN93" use="O" slew="SLOW" pinnum="93" signal="EN4_SPECSIG"/><pin id="FB1_MC13_PIN92" use="O" slew="SLOW" pinnum="92" signal="EN5_SPECSIG"/><pin id="FB1_MC16_PIN91" use="O" slew="SLOW" pinnum="91" signal="EN6_SPECSIG"/><pin id="FB2_MC2_PIN96" use="O" slew="SLOW" pinnum="96" signal="EN2_SPECSIG"/><pin id="FB2_MC3_PIN97" use="O" slew="SLOW" pinnum="97" signal="EN1_SPECSIG"/><pin id="FB2_MC4_PIN98" use="O" slew="SLOW" pinnum="98" signal="EN0_SPECSIG"/><pin id="FB2_MC5_PIN99" use="O" slew="SLOW" pinnum="99" signal="LOOPmodem"/><pin id="FB2_MC13_PIN100" use="O" slew="SLOW" pinnum="100" signal="LOOPextr"/><pin id="FB2_MC14_PIN101" use="O" slew="SLOW" pinnum="101" signal="LOOPcon2"/><pin id="FB2_MC15_PIN102" use="O" slew="SLOW" pinnum="102" signal="LOOPcon1"/><pin id="FB2_MC16_PIN103" use="O" slew="SLOW" pinnum="103" signal="LOOPcon0"/><pin id="FB3_MC4_PIN90" use="O" slew="SLOW" pinnum="90" signal="EN7_SPECSIG"/><pin id="FB3_MC5_PIN89" use="O" slew="SLOW" pinnum="89" signal="PD0_SPECSIG"/><pin id="FB3_MC14_PIN88" use="O" slew="SLOW" pinnum="88" signal="PD1_SPECSIG"/><pin id="FB3_MC16_PIN87" use="O" slew="SLOW" pinnum="87" signal="PD2_SPECSIG"/><pin id="FB4_MC1_PIN104" use="O" slew="SLOW" pinnum="104" signal="CONmodem"/><pin id="FB4_MC2_PIN106" use="O" slew="SLOW" pinnum="106" signal="CONextr"/><pin id="FB4_MC3_PIN107" use="O" slew="SLOW" pinnum="107" signal="CONcon2"/><pin id="FB4_MC4_PIN110" use="O" slew="SLOW" pinnum="110" signal="CONcon1"/><pin id="FB4_MC5_PIN111" use="O" slew="SLOW" pinnum="111" signal="CONcon0"/><pin id="FB4_MC13_PIN112" use="O" slew="SLOW" pinnum="112" signal="UCS"/><pin id="FB4_MC14_PIN113" use="O" slew="SLOW" pinnum="113" signal="UAD0_SPECSIG"/><pin id="FB4_MC15_PIN114" use="O" slew="SLOW" pinnum="114" signal="UAD1_SPECSIG"/><pin id="FB4_MC16_PIN116" use="O" slew="SLOW" pinnum="116" signal="UAD2_SPECSIG"/><pin id="FB5_MC2_PIN86" use="b_SPECSIG" pinnum="86" signal="U7_U3_counterr5_SPECSIG"/><pin id="FB5_MC5_PIN84" use="O" slew="SLOW" pinnum="84" signal="PD3_SPECSIG"/><pin id="FB5_MC14_PIN83" use="O" slew="SLOW" pinnum="83" signal="PD4_SPECSIG"/><pin id="FB5_MC15_PIN82" use="O" slew="SLOW" pinnum="82" signal="PD5_SPECSIG"/><pin id="FB5_MC16_PIN81" use="O" slew="SLOW" pinnum="81" signal="PD6_SPECSIG"/><pin id="FB6_MC1_PIN67" use="I" pinnum="67" signal="CameraStatus"/><pin id="FB6_MC15_PIN68" use="I" pinnum="68" signal="SystemStatus"/><pin id="FB6_MC16_PIN69" use="IO_SPECSIG" slew="SLOW" pinnum="69" signal="AD0_SPECSIG"/><pin id="FB7_MC1_PIN80" use="O" slew="SLOW" pinnum="80" signal="PD7_SPECSIG"/><pin id="FB7_MC2_PIN79" use="O" slew="SLOW" pinnum="79" signal="SystemEN"/><pin id="FB7_MC3_PIN78" use="O" slew="SLOW" pinnum="78" signal="CameraEN"/><pin id="FB7_MC4_PIN77" use="O" slew="SLOW" pinnum="77" signal="ModemEN"/><pin id="FB7_MC15_PIN75" use="O" slew="SLOW" pinnum="75" signal="AM0EN"/><pin id="FB8_MC1_PIN70" use="O" slew="SLOW" pinnum="70" signal="DwarfEN"/><pin id="FB8_MC2_PIN71" use="O" slew="SLOW" pinnum="71" signal="ExternalEN"/><pin id="FB8_MC3_PIN72" use="O" slew="SLOW" pinnum="72" signal="AM2EN"/><pin id="FB8_MC16_PIN74" use="O" slew="SLOW" pinnum="74" signal="AM1EN"/><pin id="FB9_MC1_PIN122" use="O" slew="SLOW" pinnum="122" signal="UAD7_SPECSIG"/><pin id="FB9_MC3_PIN121" pinnum="121"/><pin id="FB9_MC5_PIN120" use="O" slew="SLOW" pinnum="120" signal="UAD6_SPECSIG"/><pin id="FB10_MC3_PIN131" pinnum="131"/><pin id="FB10_MC4_PIN132" use="O" slew="SLOW" pinnum="132" signal="UIOR"/><pin id="FB10_MC15_PIN133" use="I" pinnum="133" signal="UINT"/><pin id="FB10_MC16_PIN134" use="O" slew="SLOW" pinnum="134" signal="UIOW"/><pin id="FB11_MC5_PIN117" use="O" slew="SLOW" pinnum="117" signal="UAD3_SPECSIG"/><pin id="FB11_MC15_PIN118" use="O" slew="SLOW" pinnum="118" signal="UAD4_SPECSIG"/><pin id="FB11_MC16_PIN119" use="O" slew="SLOW" pinnum="119" signal="UAD5_SPECSIG"/><pin id="FB12_MC1_PIN139" use="IO_SPECSIG" slew="SLOW" pinnum="139" signal="UD3_SPECSIG"/><pin id="FB12_MC3_PIN138" use="IO_SPECSIG" slew="SLOW" pinnum="138" signal="UD2_SPECSIG"/><pin id="FB12_MC4_PIN137" use="IO_SPECSIG" slew="SLOW" pinnum="137" signal="UD1_SPECSIG"/><pin id="FB12_MC13_PIN136" use="IO_SPECSIG" slew="SLOW" pinnum="136" signal="UD0_SPECSIG"/><pin id="FB13_MC1_PIN61" use="I" pinnum="61" signal="ExternalStatus"/><pin id="FB13_MC3_PIN62" use="I" pinnum="62" signal="ModemStatus"/><pin id="FB13_MC4_PIN63" use="I" pinnum="63" signal="AM2Status"/><pin id="FB13_MC14_PIN65" use="I" pinnum="65" signal="AM1Status"/><pin id="FB13_MC16_PIN66" use="I" pinnum="66" signal="AM0Status"/><pin id="FB14_MC2_PIN47" use="IO_SPECSIG" slew="SLOW" pinnum="47" signal="AD7_SPECSIG"/><pin id="FB14_MC3_PIN46" use="O" slew="SLOW" pinnum="46" signal="INT"/><pin id="FB14_MC13_PIN45" use="I" pinnum="45" signal="AS"/><pin id="FB14_MC14_PIN44" use="I" pinnum="44" signal="WR"/><pin id="FB14_MC16_PIN43" use="I" pinnum="43" signal="RD"/><pin id="FB15_MC3_PIN60" use="I" pinnum="60" signal="SCLinc"/><pin id="FB15_MC5_PIN56" use="IO_SPECSIG" slew="SLOW" pinnum="56" signal="AD1_SPECSIG"/><pin id="FB15_MC13_PIN55" use="IO_SPECSIG" slew="SLOW" pinnum="55" signal="AD2_SPECSIG"/><pin id="FB15_MC16_PIN54" use="IO_SPECSIG" slew="SLOW" pinnum="54" signal="AD3_SPECSIG"/><pin id="FB16_MC2_PIN48" use="IO_SPECSIG" slew="SLOW" pinnum="48" signal="AD6_SPECSIG"/><pin id="FB16_MC4_PIN49" use="IO_SPECSIG" slew="SLOW" pinnum="49" signal="AD5_SPECSIG"/><pin id="FB16_MC16_PIN53" use="IO_SPECSIG" slew="SLOW" pinnum="53" signal="AD4_SPECSIG"/><pin id="FB17_MC3_PIN6" use="I" pinnum="6" signal="SA4_SPECSIG"/><pin id="FB17_MC4_PIN5" use="I" pinnum="5" signal="SA3_SPECSIG"/><pin id="FB17_MC5_PIN4" use="I" pinnum="4" signal="SA2_SPECSIG"/><pin id="FB17_MC15_PIN2" use="I" pinnum="2" signal="SA1_SPECSIG"/><pin id="FB17_MC16_PIN1" use="I" pinnum="1" signal="SA0_SPECSIG"/><pin id="FB18_MC1_PIN7" use="I" pinnum="7" signal="SA5_SPECSIG"/><pin id="FB18_MC2_PIN8" use="I" pinnum="8" signal="SA6_SPECSIG"/><pin id="FB18_MC3_PIN9" use="I" pinnum="9" signal="SA7_SPECSIG"/><pin id="FB18_MC4_PIN10" use="I" pinnum="10" signal="SA8_SPECSIG"/><pin id="FB18_MC15_PIN11" use="I" pinnum="11" signal="SA9_SPECSIG"/><pin id="FB18_MC16_PIN12" use="I" pinnum="12" signal="SA10_SPECSIG"/><pin id="FB19_MC2_PIN143" use="IO_SPECSIG" slew="SLOW" pinnum="143" signal="UD7_SPECSIG"/><pin id="FB19_MC4_PIN142" use="IO_SPECSIG" slew="SLOW" pinnum="142" signal="UD6_SPECSIG"/><pin id="FB19_MC5_PIN141" use="IO_SPECSIG" slew="SLOW" pinnum="141" signal="UD5_SPECSIG"/><pin id="FB19_MC15_PIN140" use="IO_SPECSIG" slew="SLOW" pinnum="140" signal="UD4_SPECSIG"/><pin id="FB20_MC1_PIN14" use="I" pinnum="14" signal="SA11_SPECSIG"/><pin id="FB20_MC4_PIN15" use="I" pinnum="15" signal="SA12_SPECSIG"/><pin id="FB20_MC14_PIN16" use="I" pinnum="16" signal="SA13_SPECSIG"/><pin id="FB20_MC16_PIN18" use="I" pinnum="18" signal="CPLD_Reset"/><pin id="FB21_MC3_PIN42" use="I" pinnum="42" signal="Bus_Select"/><pin id="FB21_MC4_PIN41" use="IO_SPECSIG" slew="SLOW" pinnum="41" signal="SCL"/><pin id="FB21_MC13_PIN40" use="I" pinnum="40" signal="AEN"/><pin id="FB21_MC14_PIN39" use="O" slew="SLOW" pinnum="39" signal="IRQ"/><pin id="FB21_MC16_PIN37" use="O" slew="SLOW" pinnum="37" signal="ENDXFR"/><pin id="FB22_MC1_PIN19" use="I" pinnum="19" signal="SCLreset"/><pin id="FB22_MC3_PIN20" use="IO_SPECSIG" slew="SLOW" pinnum="20" signal="SD0_SPECSIG"/><pin id="FB22_MC4_PIN21" use="IO_SPECSIG" slew="SLOW" pinnum="21" signal="SD1_SPECSIG"/><pin id="FB22_MC5_PIN22" pinnum="22"/><pin id="FB22_MC13_PIN23" use="IO_SPECSIG" slew="SLOW" pinnum="23" signal="SD2_SPECSIG"/><pin id="FB22_MC16_PIN25" use="IO_SPECSIG" slew="SLOW" pinnum="25" signal="SD3_SPECSIG"/><pin id="FB23_MC1_PIN36" use="O" slew="SLOW" pinnum="36" signal="SYSPWR"/><pin id="FB23_MC14_PIN35" use="O" slew="SLOW" pinnum="35" signal="IOCHCHK"/><pin id="FB24_MC1_PIN26" use="IO_SPECSIG" slew="SLOW" pinnum="26" signal="SD4_SPECSIG"/><pin id="FB24_MC2_PIN27" use="IO_SPECSIG" slew="SLOW" pinnum="27" signal="SD5_SPECSIG"/><pin id="FB24_MC3_PIN28" use="IO_SPECSIG" slew="SLOW" pinnum="28" signal="SD6_SPECSIG"/><pin id="FB24_MC4_PIN29" use="IO_SPECSIG" slew="SLOW" pinnum="29" signal="SD7_SPECSIG"/><pin id="FB24_MC5_PIN30" use="I" pinnum="30" signal="SA14_SPECSIG"/><pin id="FB24_MC13_PIN31" use="I" pinnum="31" signal="SA15_SPECSIG"/><pin id="FB24_MC14_PIN32" use="I" pinnum="32" signal="IORD"/><pin id="FB24_MC16_PIN34" use="I" pinnum="34" signal="IOWR"/><pin id="GLOBAL_PIN4" use="GCK" pinnum="125" signal="SMCLK"/><prohibit pinnum="38"/><uct id="UCT2" bct="FB1_bct7"/><fblock id="FB1" pinUse="4"><macrocell id="FB1_MC1" pin="FB1_MC1_PIN94" sigUse="13" signal="EN3_SPECSIG"><eq_pterm ptindx="FB1_0"/><eq_pterm ptindx="FB1_1"/><eq_pterm ptindx="FB1_2"/></macrocell><macrocell id="FB1_MC2" sigUse="2" signal="N_PZ_409"><eq_pterm ptindx="FB1_10"/></macrocell><macrocell id="FB1_MC3" sigUse="13" signal="U8SLPYIE2_SPECSIG"><eq_pterm ptindx="FB1_44"/><eq_pterm ptindx="FB1_45"/><eq_pterm ptindx="FB1_46"/></macrocell><macrocell id="FB1_MC4" sigUse="13" signal="U3_PC104reg7_SPECSIG"><eq_pterm ptindx="FB1_41"/><eq_pterm ptindx="FB1_42"/><eq_pterm ptindx="FB1_43"/></macrocell><macrocell id="FB1_MC5" pin="FB1_MC5_PIN93" sigUse="13" signal="EN4_SPECSIG"><eq_pterm ptindx="FB1_3"/><eq_pterm ptindx="FB1_4"/><eq_pterm ptindx="FB1_5"/></macrocell><macrocell id="FB1_MC6" sigUse="13" signal="U3_PC104reg2_SPECSIG"><eq_pterm ptindx="FB1_38"/><eq_pterm ptindx="FB1_39"/><eq_pterm ptindx="FB1_40"/></macrocell><macrocell id="FB1_MC7" sigUse="13" signal="U8SLPYIE1_SPECSIG"><eq_pterm ptindx="FB1_35"/><eq_pterm ptindx="FB1_36"/><eq_pterm ptindx="FB1_37"/></macrocell><macrocell id="FB1_MC8" sigUse="13" signal="U3_PC104reg1_SPECSIG"><eq_pterm ptindx="FB1_32"/><eq_pterm ptindx="FB1_33"/><eq_pterm ptindx="FB1_34"/></macrocell><macrocell id="FB1_MC9" sigUse="13" signal="U8SLPYIE0_SPECSIG"><eq_pterm ptindx="FB1_29"/><eq_pterm ptindx="FB1_30"/><eq_pterm ptindx="FB1_31"/></macrocell><macrocell id="FB1_MC10" sigUse="13" signal="U3_PC104reg0_SPECSIG"><eq_pterm ptindx="FB1_26"/><eq_pterm ptindx="FB1_27"/><eq_pterm ptindx="FB1_28"/></macrocell><macrocell id="FB1_MC11" sigUse="13" signal="U3_PC104reg6_SPECSIG"><eq_pterm ptindx="FB1_23"/><eq_pterm ptindx="FB1_24"/><eq_pterm ptindx="FB1_25"/></macrocell><macrocell id="FB1_MC12" sigUse="13" signal="U3_PC104reg5_SPECSIG"><eq_pterm ptindx="FB1_20"/><eq_pterm ptindx="FB1_21"/><eq_pterm ptindx="FB1_22"/></macrocell><macrocell id="FB1_MC13" pin="FB1_MC13_PIN92" sigUse="13" signal="EN5_SPECSIG"><eq_pterm ptindx="FB1_6"/><eq_pterm ptindx="FB1_8"/><eq_pterm ptindx="FB1_9"/></macrocell><macrocell id="FB1_MC14" sigUse="13" signal="U3_PC104reg4_SPECSIG"><eq_pterm ptindx="FB1_17"/><eq_pterm ptindx="FB1_18"/><eq_pterm ptindx="FB1_19"/></macrocell><macrocell id="FB1_MC15" sigUse="13" signal="U3_PC104reg3_SPECSIG"><eq_pterm ptindx="FB1_14"/><eq_pterm ptindx="FB1_15"/><eq_pterm ptindx="FB1_16"/></macrocell><macrocell id="FB1_MC16" pin="FB1_MC16_PIN91" sigUse="13" signal="EN6_SPECSIG"><eq_pterm ptindx="FB1_11"/><eq_pterm ptindx="FB1_12"/><eq_pterm ptindx="FB1_13"/></macrocell><fbinput id="FB1_I1" fbk="PIN" signal="AD0PIN_SPECSIG"/><fbinput id="FB1_I2" fbk="PIN" signal="AD1PIN_SPECSIG"/><fbinput id="FB1_I3" fbk="PIN" signal="AD2PIN_SPECSIG"/><fbinput id="FB1_I4" fbk="PIN" signal="AD3PIN_SPECSIG"/><fbinput id="FB1_I5" fbk="PIN" signal="AD4PIN_SPECSIG"/><fbinput id="FB1_I6" fbk="PIN" signal="AD5PIN_SPECSIG"/><fbinput id="FB1_I7" fbk="PIN" signal="AD6PIN_SPECSIG"/><fbinput id="FB1_I8" fbk="PIN" signal="AD7PIN_SPECSIG"/><fbinput id="FB1_I9" signal="CPLD_Reset"/><fbinput id="FB1_I10" signal="EN3_SPECSIG"/><fbinput id="FB1_I11" signal="EN4_SPECSIG"/><fbinput id="FB1_I12" signal="EN5_SPECSIG"/><fbinput id="FB1_I13" signal="EN6_SPECSIG"/><fbinput id="FB1_I14" signal="RD"/><fbinput id="FB1_I15" signal="U2_ADDR_reg0_SPECSIG"/><fbinput id="FB1_I16" signal="U2_ADDR_reg1_SPECSIG"/><fbinput id="FB1_I17" signal="U2_ADDR_reg2_SPECSIG"/><fbinput id="FB1_I18" signal="U2_ADDR_reg3_SPECSIG"/><fbinput id="FB1_I19" signal="U2_ADDR_reg4_SPECSIG"/><fbinput id="FB1_I20" signal="U2_ADDR_reg5_SPECSIG"/><fbinput id="FB1_I21" signal="U2_ADDR_reg6_SPECSIG"/><fbinput id="FB1_I22" signal="U2_ADDR_reg7_SPECSIG"/><fbinput id="FB1_I23" signal="U3_PC104reg0_SPECSIG"/><fbinput id="FB1_I24" signal="U3_PC104reg1_SPECSIG"/><fbinput id="FB1_I25" signal="U3_PC104reg2_SPECSIG"/><fbinput id="FB1_I26" signal="U3_PC104reg3_SPECSIG"/><fbinput id="FB1_I27" signal="U3_PC104reg4_SPECSIG"/><fbinput id="FB1_I28" signal="U3_PC104reg5_SPECSIG"/><fbinput id="FB1_I29" signal="U3_PC104reg6_SPECSIG"/><fbinput id="FB1_I30" signal="U3_PC104reg7_SPECSIG"/><fbinput id="FB1_I31" signal="U8SLPYIE0_SPECSIG"/><fbinput id="FB1_I32" signal="U8SLPYIE1_SPECSIG"/><fbinput id="FB1_I33" signal="U8SLPYIE2_SPECSIG"/><fbinput id="FB1_I34" signal="WR"/><PAL><pterm id="FB1_0"><signal id="CPLD_Reset" negated="ON"/><signal id="EN3_SPECSIG"/></pterm><pterm id="FB1_1"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG"/><signal id="U2_ADDR_reg1_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="AD3PIN_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="EN3_SPECSIG"/></pterm><pterm id="FB1_2"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG" negated="ON"/><signal id="CPLD_Reset"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG"/><signal id="U2_ADDR_reg1_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="AD3PIN_SPECSIG"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="EN3_SPECSIG" negated="ON"/></pterm><pterm id="FB1_3"><signal id="CPLD_Reset" negated="ON"/><signal id="EN4_SPECSIG"/></pterm><pterm id="FB1_4"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="AD4PIN_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG"/><signal id="U2_ADDR_reg1_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="EN4_SPECSIG"/></pterm><pterm id="FB1_5"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG" negated="ON"/><signal id="CPLD_Reset"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="AD4PIN_SPECSIG"/><signal id="U2_ADDR_reg2_SPECSIG"/><signal id="U2_ADDR_reg1_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="EN4_SPECSIG" negated="ON"/></pterm><pterm id="FB1_6"><signal id="CPLD_Reset" negated="ON"/><signal id="EN5_SPECSIG"/></pterm><pterm id="FB1_7"><signal id="U3__n0028"/></pterm><pterm id="FB1_8"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG"/><signal id="U2_ADDR_reg1_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="AD5PIN_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="EN5_SPECSIG"/></pterm><pterm id="FB1_9"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG" negated="ON"/><signal id="CPLD_Reset"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG"/><signal id="U2_ADDR_reg1_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="AD5PIN_SPECSIG"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="EN5_SPECSIG" negated="ON"/></pterm><pterm id="FB1_10"><signal id="WR"/><signal id="RD"/></pterm><pterm id="FB1_11"><signal id="CPLD_Reset" negated="ON"/><signal id="EN6_SPECSIG"/></pterm><pterm id="FB1_12"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG"/><signal id="U2_ADDR_reg1_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="AD6PIN_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="EN6_SPECSIG"/></pterm><pterm id="FB1_13"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG" negated="ON"/><signal id="CPLD_Reset"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG"/><signal id="U2_ADDR_reg1_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="AD6PIN_SPECSIG"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="EN6_SPECSIG" negated="ON"/></pterm><pterm id="FB1_14"><signal id="CPLD_Reset" negated="ON"/><signal id="U3_PC104reg3_SPECSIG"/></pterm><pterm id="FB1_15"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg1_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg3_SPECSIG"/><signal id="AD3PIN_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="U3_PC104reg3_SPECSIG"/></pterm><pterm id="FB1_16"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG" negated="ON"/><signal id="CPLD_Reset"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg1_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg3_SPECSIG"/><signal id="AD3PIN_SPECSIG"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="U3_PC104reg3_SPECSIG" negated="ON"/></pterm><pterm id="FB1_17"><signal id="CPLD_Reset" negated="ON"/><signal id="U3_PC104reg4_SPECSIG"/></pterm><pterm id="FB1_18"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="AD4PIN_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg1_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg3_SPECSIG"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="U3_PC104reg4_SPECSIG"/></pterm><pterm id="FB1_19"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG" negated="ON"/><signal id="CPLD_Reset"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="AD4PIN_SPECSIG"/><signal id="U2_ADDR_reg2_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg1_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg3_SPECSIG"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="U3_PC104reg4_SPECSIG" negated="ON"/></pterm><pterm id="FB1_20"><signal id="CPLD_Reset" negated="ON"/><signal id="U3_PC104reg5_SPECSIG"/></pterm><pterm id="FB1_21"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg1_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg3_SPECSIG"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="AD5PIN_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="U3_PC104reg5_SPECSIG"/></pterm><pterm id="FB1_22"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG" negated="ON"/><signal id="CPLD_Reset"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg1_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg3_SPECSIG"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="AD5PIN_SPECSIG"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="U3_PC104reg5_SPECSIG" negated="ON"/></pterm><pterm id="FB1_23"><signal id="CPLD_Reset" negated="ON"/><signal id="U3_PC104reg6_SPECSIG"/></pterm><pterm id="FB1_24"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg1_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg3_SPECSIG"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="AD6PIN_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="U3_PC104reg6_SPECSIG"/></pterm><pterm id="FB1_25"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG" negated="ON"/><signal id="CPLD_Reset"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg1_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg3_SPECSIG"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="AD6PIN_SPECSIG"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="U3_PC104reg6_SPECSIG" negated="ON"/></pterm><pterm id="FB1_26"><signal id="CPLD_Reset" negated="ON"/><signal id="U3_PC104reg0_SPECSIG"/></pterm><pterm id="FB1_27"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG" negated="ON"/><signal id="AD0PIN_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg1_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg3_SPECSIG"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="U3_PC104reg0_SPECSIG"/></pterm><pterm id="FB1_28"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG" negated="ON"/><signal id="CPLD_Reset"/><signal id="AD0PIN_SPECSIG"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg1_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg3_SPECSIG"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="U3_PC104reg0_SPECSIG" negated="ON"/></pterm><pterm id="FB1_29"><signal id="CPLD_Reset" negated="ON"/><signal id="U8SLPYIE0_SPECSIG"/></pterm><pterm id="FB1_30"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG" negated="ON"/><signal id="AD0PIN_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg1_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="U8SLPYIE0_SPECSIG"/></pterm><pterm id="FB1_31"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG" negated="ON"/><signal id="CPLD_Reset"/><signal id="AD0PIN_SPECSIG"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg1_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="U8SLPYIE0_SPECSIG" negated="ON"/></pterm><pterm id="FB1_32"><signal id="CPLD_Reset" negated="ON"/><signal id="U3_PC104reg1_SPECSIG"/></pterm><pterm id="FB1_33"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg1_SPECSIG" negated="ON"/><signal id="AD1PIN_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg3_SPECSIG"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="U3_PC104reg1_SPECSIG"/></pterm><pterm id="FB1_34"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG" negated="ON"/><signal id="CPLD_Reset"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg1_SPECSIG" negated="ON"/><signal id="AD1PIN_SPECSIG"/><signal id="U2_ADDR_reg3_SPECSIG"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="U3_PC104reg1_SPECSIG" negated="ON"/></pterm><pterm id="FB1_35"><signal id="CPLD_Reset" negated="ON"/><signal id="U8SLPYIE1_SPECSIG"/></pterm><pterm id="FB1_36"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg1_SPECSIG" negated="ON"/><signal id="AD1PIN_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="U8SLPYIE1_SPECSIG"/></pterm><pterm id="FB1_37"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG" negated="ON"/><signal id="CPLD_Reset"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg1_SPECSIG" negated="ON"/><signal id="AD1PIN_SPECSIG"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="U8SLPYIE1_SPECSIG" negated="ON"/></pterm><pterm id="FB1_38"><signal id="CPLD_Reset" negated="ON"/><signal id="U3_PC104reg2_SPECSIG"/></pterm><pterm id="FB1_39"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG" negated="ON"/><signal id="AD2PIN_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg1_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg3_SPECSIG"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="U3_PC104reg2_SPECSIG"/></pterm><pterm id="FB1_40"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG" negated="ON"/><signal id="CPLD_Reset"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG" negated="ON"/><signal id="AD2PIN_SPECSIG"/><signal id="U2_ADDR_reg1_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg3_SPECSIG"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="U3_PC104reg2_SPECSIG" negated="ON"/></pterm><pterm id="FB1_41"><signal id="CPLD_Reset" negated="ON"/><signal id="U3_PC104reg7_SPECSIG"/></pterm><pterm id="FB1_42"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg1_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg3_SPECSIG"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="AD7PIN_SPECSIG" negated="ON"/><signal id="U3_PC104reg7_SPECSIG"/></pterm><pterm id="FB1_43"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG" negated="ON"/><signal id="CPLD_Reset"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg1_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg3_SPECSIG"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="AD7PIN_SPECSIG"/><signal id="U3_PC104reg7_SPECSIG" negated="ON"/></pterm><pterm id="FB1_44"><signal id="CPLD_Reset" negated="ON"/><signal id="U8SLPYIE2_SPECSIG"/></pterm><pterm id="FB1_45"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg1_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="AD7PIN_SPECSIG" negated="ON"/><signal id="U8SLPYIE2_SPECSIG"/></pterm><pterm id="FB1_46"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG" negated="ON"/><signal id="CPLD_Reset"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg1_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="AD7PIN_SPECSIG"/><signal id="U8SLPYIE2_SPECSIG" negated="ON"/></pterm></PAL><bct id="FB1_bct7" negated="ON"><eq_pterm ptindx="FB1_7"/></bct><equation id="EN3_SPECSIG" regUse="T"><d2><eq_pterm ptindx="FB1_0"/><eq_pterm ptindx="FB1_1"/><eq_pterm ptindx="FB1_2"/></d2><clk negated="ON"><fastsig signal="SMCLK"/></clk><prld ptindx="GND"/></equation><equation id="N_PZ_409"><d1><eq_pterm ptindx="FB1_10"/></d1></equation><equation id="U8SLPYIE2_SPECSIG" regUse="T"><d2><eq_pterm ptindx="FB1_44"/><eq_pterm ptindx="FB1_45"/><eq_pterm ptindx="FB1_46"/></d2><clk negated="ON"><fastsig signal="SMCLK"/></clk><prld ptindx="GND"/></equation><equation id="U3_PC104reg7_SPECSIG" regUse="T"><d2><eq_pterm ptindx="FB1_41"/><eq_pterm ptindx="FB1_42"/><eq_pterm ptindx="FB1_43"/></d2><clk negated="ON"><fastsig signal="SMCLK"/></clk><prld ptindx="GND"/></equation><equation id="EN4_SPECSIG" regUse="T"><d2><eq_pterm ptindx="FB1_3"/><eq_pterm ptindx="FB1_4"/><eq_pterm ptindx="FB1_5"/></d2><clk negated="ON"><fastsig signal="SMCLK"/></clk><prld ptindx="GND"/></equation><equation id="U3_PC104reg2_SPECSIG" regUse="T"><d2><eq_pterm ptindx="FB1_38"/><eq_pterm ptindx="FB1_39"/><eq_pterm ptindx="FB1_40"/></d2><clk negated="ON"><fastsig signal="SMCLK"/></clk><prld ptindx="GND"/></equation><equation id="U8SLPYIE1_SPECSIG" regUse="T"><d2><eq_pterm ptindx="FB1_35"/><eq_pterm ptindx="FB1_36"/><eq_pterm ptindx="FB1_37"/></d2><clk negated="ON"><fastsig signal="SMCLK"/></clk><prld ptindx="GND"/></equation><equation id="U3_PC104reg1_SPECSIG" regUse="T"><d2><eq_pterm ptindx="FB1_32"/><eq_pterm ptindx="FB1_33"/><eq_pterm ptindx="FB1_34"/></d2><clk negated="ON"><fastsig signal="SMCLK"/></clk><prld ptindx="GND"/></equation><equation id="U8SLPYIE0_SPECSIG" regUse="T"><d2><eq_pterm ptindx="FB1_29"/><eq_pterm ptindx="FB1_30"/><eq_pterm ptindx="FB1_31"/></d2><clk negated="ON"><fastsig signal="SMCLK"/></clk><prld ptindx="GND"/></equation><equation id="U3_PC104reg0_SPECSIG" regUse="T"><d2><eq_pterm ptindx="FB1_26"/><eq_pterm ptindx="FB1_27"/><eq_pterm ptindx="FB1_28"/></d2><clk negated="ON"><fastsig signal="SMCLK"/></clk><prld ptindx="GND"/></equation><equation id="U3_PC104reg6_SPECSIG" regUse="T"><d2><eq_pterm ptindx="FB1_23"/><eq_pterm ptindx="FB1_24"/><eq_pterm ptindx="FB1_25"/></d2><clk negated="ON"><fastsig signal="SMCLK"/></clk><prld ptindx="GND"/></equation><equation id="U3_PC104reg5_SPECSIG" regUse="T"><d2><eq_pterm ptindx="FB1_20"/><eq_pterm ptindx="FB1_21"/><eq_pterm ptindx="FB1_22"/></d2><clk negated="ON"><fastsig signal="SMCLK"/></clk><prld ptindx="GND"/></equation><equation id="EN5_SPECSIG" regUse="T"><d2><eq_pterm ptindx="FB1_6"/><eq_pterm ptindx="FB1_8"/><eq_pterm ptindx="FB1_9"/></d2><clk negated="ON"><fastsig signal="SMCLK"/></clk><prld ptindx="GND"/></equation><equation id="U3_PC104reg4_SPECSIG" regUse="T"><d2><eq_pterm ptindx="FB1_17"/><eq_pterm ptindx="FB1_18"/><eq_pterm ptindx="FB1_19"/></d2><clk negated="ON"><fastsig signal="SMCLK"/></clk><prld ptindx="GND"/></equation><equation id="U3_PC104reg3_SPECSIG" regUse="T"><d2><eq_pterm ptindx="FB1_14"/><eq_pterm ptindx="FB1_15"/><eq_pterm ptindx="FB1_16"/></d2><clk negated="ON"><fastsig signal="SMCLK"/></clk><prld ptindx="GND"/></equation><equation id="EN6_SPECSIG" regUse="T"><d2><eq_pterm ptindx="FB1_11"/><eq_pterm ptindx="FB1_12"/><eq_pterm ptindx="FB1_13"/></d2><clk negated="ON"><fastsig signal="SMCLK"/></clk><prld ptindx="GND"/></equation></fblock><fblock id="FB2" pinUse="8"><macrocell id="FB2_MC1"/><macrocell id="FB2_MC2" pin="FB2_MC2_PIN96" sigUse="13" signal="EN2_SPECSIG"><eq_pterm ptindx="FB2_6"/><eq_pterm ptindx="FB2_7"/><eq_pterm ptindx="FB2_8"/></macrocell><macrocell id="FB2_MC3" pin="FB2_MC3_PIN97" sigUse="13" signal="EN1_SPECSIG"><eq_pterm ptindx="FB2_3"/><eq_pterm ptindx="FB2_4"/><eq_pterm ptindx="FB2_5"/></macrocell><macrocell id="FB2_MC4" pin="FB2_MC4_PIN98" sigUse="13" signal="EN0_SPECSIG"><eq_pterm ptindx="FB2_0"/><eq_pterm ptindx="FB2_1"/><eq_pterm ptindx="FB2_2"/></macrocell><macrocell id="FB2_MC5" pin="FB2_MC5_PIN99" sigUse="13" signal="LOOPmodem"><eq_pterm ptindx="FB2_21"/><eq_pterm ptindx="FB2_22"/><eq_pterm ptindx="FB2_23"/></macrocell><macrocell id="FB2_MC6"/><macrocell id="FB2_MC7" sigUse="10" signal="U2_ADDR_reg3_SPECSIG"><eq_pterm ptindx="FB2_44"/><eq_pterm ptindx="FB2_47"/><eq_pterm ptindx="FB2_45"/><eq_pterm ptindx="FB2_46"/></macrocell><macrocell id="FB2_MC8" sigUse="9" signal="U2_ADDR_reg2_SPECSIG"><eq_pterm ptindx="FB2_40"/><eq_pterm ptindx="FB2_43"/><eq_pterm ptindx="FB2_41"/><eq_pterm ptindx="FB2_42"/></macrocell><macrocell id="FB2_MC9" sigUse="11" signal="U2_ADDR_reg4_SPECSIG"><eq_pterm ptindx="FB2_36"/><eq_pterm ptindx="FB2_37"/><eq_pterm ptindx="FB2_39"/><eq_pterm ptindx="FB2_38"/></macrocell><macrocell id="FB2_MC10" sigUse="12" signal="U2_ADDR_reg5_SPECSIG"><eq_pterm ptindx="FB2_32"/><eq_pterm ptindx="FB2_33"/><eq_pterm ptindx="FB2_34"/><eq_pterm ptindx="FB2_35"/></macrocell><macrocell id="FB2_MC11" sigUse="13" signal="U2_ADDR_reg6_SPECSIG"><eq_pterm ptindx="FB2_28"/><eq_pterm ptindx="FB2_29"/><eq_pterm ptindx="FB2_30"/><eq_pterm ptindx="FB2_31"/></macrocell><macrocell id="FB2_MC12" sigUse="14" signal="U2_ADDR_reg7_SPECSIG"><eq_pterm ptindx="FB2_24"/><eq_pterm ptindx="FB2_25"/><eq_pterm ptindx="FB2_26"/><eq_pterm ptindx="FB2_27"/></macrocell><macrocell id="FB2_MC13" pin="FB2_MC13_PIN100" sigUse="13" signal="LOOPextr"><eq_pterm ptindx="FB2_18"/><eq_pterm ptindx="FB2_19"/><eq_pterm ptindx="FB2_20"/></macrocell><macrocell id="FB2_MC14" pin="FB2_MC14_PIN101" sigUse="13" signal="LOOPcon2"><eq_pterm ptindx="FB2_15"/><eq_pterm ptindx="FB2_16"/><eq_pterm ptindx="FB2_17"/></macrocell><macrocell id="FB2_MC15" pin="FB2_MC15_PIN102" sigUse="13" signal="LOOPcon1"><eq_pterm ptindx="FB2_12"/><eq_pterm ptindx="FB2_13"/><eq_pterm ptindx="FB2_14"/></macrocell><macrocell id="FB2_MC16" pin="FB2_MC16_PIN103" sigUse="13" signal="LOOPcon0"><eq_pterm ptindx="FB2_9"/><eq_pterm ptindx="FB2_10"/><eq_pterm ptindx="FB2_11"/></macrocell><fbinput id="FB2_I1" fbk="PIN" signal="AD0PIN_SPECSIG"/><fbinput id="FB2_I2" fbk="PIN" signal="AD1PIN_SPECSIG"/><fbinput id="FB2_I3" fbk="PIN" signal="AD2PIN_SPECSIG"/><fbinput id="FB2_I4" fbk="PIN" signal="AD3PIN_SPECSIG"/><fbinput id="FB2_I5" fbk="PIN" signal="AD4PIN_SPECSIG"/><fbinput id="FB2_I6" fbk="PIN" signal="AD5PIN_SPECSIG"/><fbinput id="FB2_I7" fbk="PIN" signal="AD6PIN_SPECSIG"/><fbinput id="FB2_I8" fbk="PIN" signal="AD7PIN_SPECSIG"/><fbinput id="FB2_I9" signal="AS"/><fbinput id="FB2_I10" signal="CPLD_Reset"/><fbinput id="FB2_I11" signal="EN0_SPECSIG"/><fbinput id="FB2_I12" signal="EN1_SPECSIG"/><fbinput id="FB2_I13" signal="EN2_SPECSIG"/><fbinput id="FB2_I14" signal="LOOPcon0"/><fbinput id="FB2_I15" signal="LOOPcon1"/><fbinput id="FB2_I16" signal="LOOPcon2"/><fbinput id="FB2_I17" signal="LOOPextr"/><fbinput id="FB2_I18" signal="LOOPmodem"/><fbinput id="FB2_I19" signal="N_PZ_409"/><fbinput id="FB2_I20" signal="N_PZ_522"/><fbinput id="FB2_I21" signal="RD"/><fbinput id="FB2_I22" signal="U2_ADDR_reg0_SPECSIG"/><fbinput id="FB2_I23" signal="U2_ADDR_reg1_SPECSIG"/><fbinput id="FB2_I24" signal="U2_ADDR_reg2_SPECSIG"/><fbinput id="FB2_I25" signal="U2_ADDR_reg3_SPECSIG"/><fbinput id="FB2_I26" signal="U2_ADDR_reg4_SPECSIG"/><fbinput id="FB2_I27" signal="U2_ADDR_reg5_SPECSIG"/><fbinput id="FB2_I28" signal="U2_ADDR_reg6_SPECSIG"/><fbinput id="FB2_I29" signal="U2_ADDR_reg7_SPECSIG"/><fbinput id="FB2_I30" signal="U2_ASedge"/><fbinput id="FB2_I31" signal="WR"/><PAL><pterm id="FB2_0"><signal id="CPLD_Reset" negated="ON"/><signal id="EN0_SPECSIG"/></pterm><pterm id="FB2_1"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG" negated="ON"/><signal id="AD0PIN_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG"/><signal id="U2_ADDR_reg1_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="EN0_SPECSIG"/></pterm><pterm id="FB2_2"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG" negated="ON"/><signal id="CPLD_Reset"/><signal id="AD0PIN_SPECSIG"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG"/><signal id="U2_ADDR_reg1_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="EN0_SPECSIG" negated="ON"/></pterm><pterm id="FB2_3"><signal id="CPLD_Reset" negated="ON"/><signal id="EN1_SPECSIG"/></pterm><pterm id="FB2_4"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG"/><signal id="U2_ADDR_reg1_SPECSIG" negated="ON"/><signal id="AD1PIN_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="EN1_SPECSIG"/></pterm><pterm id="FB2_5"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG" negated="ON"/><signal id="CPLD_Reset"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG"/><signal id="U2_ADDR_reg1_SPECSIG" negated="ON"/><signal id="AD1PIN_SPECSIG"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="EN1_SPECSIG" negated="ON"/></pterm><pterm id="FB2_6"><signal id="CPLD_Reset" negated="ON"/><signal id="EN2_SPECSIG"/></pterm><pterm id="FB2_7"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG"/><signal id="AD2PIN_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg1_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="EN2_SPECSIG"/></pterm><pterm id="FB2_8"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG" negated="ON"/><signal id="CPLD_Reset"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG"/><signal id="AD2PIN_SPECSIG"/><signal id="U2_ADDR_reg1_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="EN2_SPECSIG" negated="ON"/></pterm><pterm id="FB2_9"><signal id="CPLD_Reset" negated="ON"/><signal id="LOOPcon0"/></pterm><pterm id="FB2_10"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG"/><signal id="AD0PIN_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg1_SPECSIG"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="LOOPcon0"/></pterm><pterm id="FB2_11"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG"/><signal id="CPLD_Reset"/><signal id="AD0PIN_SPECSIG"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg1_SPECSIG"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="LOOPcon0" negated="ON"/></pterm><pterm id="FB2_12"><signal id="CPLD_Reset" negated="ON"/><signal id="LOOPcon1"/></pterm><pterm id="FB2_13"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg1_SPECSIG"/><signal id="AD1PIN_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="LOOPcon1"/></pterm><pterm id="FB2_14"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG"/><signal id="CPLD_Reset"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg1_SPECSIG"/><signal id="AD1PIN_SPECSIG"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="LOOPcon1" negated="ON"/></pterm><pterm id="FB2_15"><signal id="CPLD_Reset" negated="ON"/><signal id="LOOPcon2"/></pterm><pterm id="FB2_16"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG" negated="ON"/><signal id="AD2PIN_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg1_SPECSIG"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="LOOPcon2"/></pterm><pterm id="FB2_17"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG"/><signal id="CPLD_Reset"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG" negated="ON"/><signal id="AD2PIN_SPECSIG"/><signal id="U2_ADDR_reg1_SPECSIG"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="LOOPcon2" negated="ON"/></pterm><pterm id="FB2_18"><signal id="CPLD_Reset" negated="ON"/><signal id="LOOPextr"/></pterm><pterm id="FB2_19"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg1_SPECSIG"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="AD6PIN_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="LOOPextr"/></pterm><pterm id="FB2_20"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG"/><signal id="CPLD_Reset"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg1_SPECSIG"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="AD6PIN_SPECSIG"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="LOOPextr" negated="ON"/></pterm><pterm id="FB2_21"><signal id="CPLD_Reset" negated="ON"/><signal id="LOOPmodem"/></pterm><pterm id="FB2_22"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg1_SPECSIG"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="AD7PIN_SPECSIG" negated="ON"/><signal id="LOOPmodem"/></pterm><pterm id="FB2_23"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG"/><signal id="CPLD_Reset"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg1_SPECSIG"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="AD7PIN_SPECSIG"/><signal id="LOOPmodem" negated="ON"/></pterm><pterm id="FB2_24"><signal id="CPLD_Reset" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG"/></pterm><pterm id="FB2_25"><signal id="AS" negated="ON"/><signal id="U2_ASedge"/><signal id="N_PZ_409"/><signal id="U2_ADDR_reg7_SPECSIG"/><signal id="AD7PIN_SPECSIG" negated="ON"/></pterm><pterm id="FB2_26"><signal id="CPLD_Reset"/><signal id="AS" negated="ON"/><signal id="U2_ASedge"/><signal id="N_PZ_409"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="AD7PIN_SPECSIG"/></pterm><pterm id="FB2_27"><signal id="U2_ADDR_reg0_SPECSIG"/><signal id="CPLD_Reset"/><signal id="N_PZ_522"/><signal id="U2_ADDR_reg4_SPECSIG"/><signal id="U2_ADDR_reg2_SPECSIG"/><signal id="U2_ADDR_reg1_SPECSIG"/><signal id="U2_ADDR_reg3_SPECSIG"/><signal id="U2_ADDR_reg5_SPECSIG"/><signal id="U2_ADDR_reg6_SPECSIG"/></pterm><pterm id="FB2_28"><signal id="CPLD_Reset" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG"/></pterm><pterm id="FB2_29"><signal id="AS" negated="ON"/><signal id="U2_ASedge"/><signal id="N_PZ_409"/><signal id="U2_ADDR_reg6_SPECSIG"/><signal id="AD6PIN_SPECSIG" negated="ON"/></pterm><pterm id="FB2_30"><signal id="CPLD_Reset"/><signal id="AS" negated="ON"/><signal id="U2_ASedge"/><signal id="N_PZ_409"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="AD6PIN_SPECSIG"/></pterm><pterm id="FB2_31"><signal id="U2_ADDR_reg0_SPECSIG"/><signal id="CPLD_Reset"/><signal id="N_PZ_522"/><signal id="U2_ADDR_reg4_SPECSIG"/><signal id="U2_ADDR_reg2_SPECSIG"/><signal id="U2_ADDR_reg1_SPECSIG"/><signal id="U2_ADDR_reg3_SPECSIG"/><signal id="U2_ADDR_reg5_SPECSIG"/></pterm><pterm id="FB2_32"><signal id="CPLD_Reset" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG"/></pterm><pterm id="FB2_33"><signal id="AS" negated="ON"/><signal id="U2_ASedge"/><signal id="N_PZ_409"/><signal id="U2_ADDR_reg5_SPECSIG"/><signal id="AD5PIN_SPECSIG" negated="ON"/></pterm><pterm id="FB2_34"><signal id="CPLD_Reset"/><signal id="AS" negated="ON"/><signal id="U2_ASedge"/><signal id="N_PZ_409"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="AD5PIN_SPECSIG"/></pterm><pterm id="FB2_35"><signal id="U2_ADDR_reg0_SPECSIG"/><signal id="CPLD_Reset"/><signal id="N_PZ_522"/><signal id="U2_ADDR_reg4_SPECSIG"/><signal id="U2_ADDR_reg2_SPECSIG"/><signal id="U2_ADDR_reg1_SPECSIG"/><signal id="U2_ADDR_reg3_SPECSIG"/></pterm><pterm id="FB2_36"><signal id="CPLD_Reset" negated="ON"/><signal id="U2_ADDR_reg4_SPECSIG"/></pterm><pterm id="FB2_37"><signal id="AS" negated="ON"/><signal id="U2_ASedge"/><signal id="N_PZ_409"/><signal id="U2_ADDR_reg4_SPECSIG"/><signal id="AD4PIN_SPECSIG" negated="ON"/></pterm><pterm id="FB2_38"><signal id="CPLD_Reset"/><signal id="AS" negated="ON"/><signal id="U2_ASedge"/><signal id="N_PZ_409"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="AD4PIN_SPECSIG"/></pterm><pterm id="FB2_39"><signal id="U2_ADDR_reg0_SPECSIG"/><signal id="CPLD_Reset"/><signal id="N_PZ_522"/><signal id="U2_ADDR_reg2_SPECSIG"/><signal id="U2_ADDR_reg1_SPECSIG"/><signal id="U2_ADDR_reg3_SPECSIG"/></pterm><pterm id="FB2_40"><signal id="CPLD_Reset" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG"/></pterm><pterm id="FB2_41"><signal id="AS" negated="ON"/><signal id="U2_ASedge"/><signal id="N_PZ_409"/><signal id="U2_ADDR_reg2_SPECSIG"/><signal id="AD2PIN_SPECSIG" negated="ON"/></pterm><pterm id="FB2_42"><signal id="CPLD_Reset"/><signal id="AS" negated="ON"/><signal id="U2_ASedge"/><signal id="N_PZ_409"/><signal id="U2_ADDR_reg2_SPECSIG" negated="ON"/><signal id="AD2PIN_SPECSIG"/></pterm><pterm id="FB2_43"><signal id="U2_ADDR_reg0_SPECSIG"/><signal id="CPLD_Reset"/><signal id="N_PZ_522"/><signal id="U2_ADDR_reg1_SPECSIG"/></pterm><pterm id="FB2_44"><signal id="CPLD_Reset" negated="ON"/><signal id="U2_ADDR_reg3_SPECSIG"/></pterm><pterm id="FB2_45"><signal id="AS" negated="ON"/><signal id="U2_ASedge"/><signal id="N_PZ_409"/><signal id="U2_ADDR_reg3_SPECSIG"/><signal id="AD3PIN_SPECSIG" negated="ON"/></pterm><pterm id="FB2_46"><signal id="CPLD_Reset"/><signal id="AS" negated="ON"/><signal id="U2_ASedge"/><signal id="N_PZ_409"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="AD3PIN_SPECSIG"/></pterm><pterm id="FB2_47"><signal id="U2_ADDR_reg0_SPECSIG"/><signal id="CPLD_Reset"/><signal id="N_PZ_522"/><signal id="U2_ADDR_reg2_SPECSIG"/><signal id="U2_ADDR_reg1_SPECSIG"/></pterm></PAL><equation id="EN2_SPECSIG" regUse="T"><d2><eq_pterm ptindx="FB2_6"/><eq_pterm ptindx="FB2_7"/><eq_pterm ptindx="FB2_8"/></d2><clk negated="ON"><fastsig signal="SMCLK"/></clk><prld ptindx="GND"/></equation><equation id="EN1_SPECSIG" regUse="T"><d2><eq_pterm ptindx="FB2_3"/><eq_pterm ptindx="FB2_4"/><eq_pterm ptindx="FB2_5"/></d2><clk negated="ON"><fastsig signal="SMCLK"/></clk><prld ptindx="GND"/></equation><equation id="EN0_SPECSIG" regUse="T"><d2><eq_pterm ptindx="FB2_0"/><eq_pterm ptindx="FB2_1"/><eq_pterm ptindx="FB2_2"/></d2><clk negated="ON"><fastsig signal="SMCLK"/></clk><prld ptindx="GND"/></equation><equation id="LOOPmodem" regUse="T"><d2><eq_pterm ptindx="FB2_21"/><eq_pterm ptindx="FB2_22"/><eq_pterm ptindx="FB2_23"/></d2><clk negated="ON"><fastsig signal="SMCLK"/></clk><prld ptindx="GND"/></equation><equation id="U2_ADDR_reg3_SPECSIG" regUse="T"><d2><eq_pterm ptindx="FB2_44"/><eq_pterm ptindx="FB2_47"/><eq_pterm ptindx="FB2_45"/><eq_pterm ptindx="FB2_46"/></d2><clk negated="ON"><fastsig signal="SMCLK"/></clk><prld ptindx="GND"/></equation><equation id="U2_ADDR_reg2_SPECSIG" regUse="T"><d2><eq_pterm ptindx="FB2_40"/><eq_pterm ptindx="FB2_43"/><eq_pterm ptindx="FB2_41"/><eq_pterm ptindx="FB2_42"/></d2><clk negated="ON"><fastsig signal="SMCLK"/></clk><prld ptindx="GND"/></equation><equation id="U2_ADDR_reg4_SPECSIG" regUse="T"><d2><eq_pterm ptindx="FB2_36"/><eq_pterm ptindx="FB2_37"/><eq_pterm ptindx="FB2_39"/><eq_pterm ptindx="FB2_38"/></d2><clk negated="ON"><fastsig signal="SMCLK"/></clk><prld ptindx="GND"/></equation><equation id="U2_ADDR_reg5_SPECSIG" regUse="T"><d2><eq_pterm ptindx="FB2_32"/><eq_pterm ptindx="FB2_33"/><eq_pterm ptindx="FB2_34"/><eq_pterm ptindx="FB2_35"/></d2><clk negated="ON"><fastsig signal="SMCLK"/></clk><prld ptindx="GND"/></equation><equation id="U2_ADDR_reg6_SPECSIG" regUse="T"><d2><eq_pterm ptindx="FB2_28"/><eq_pterm ptindx="FB2_29"/><eq_pterm ptindx="FB2_30"/><eq_pterm ptindx="FB2_31"/></d2><clk negated="ON"><fastsig signal="SMCLK"/></clk><prld ptindx="GND"/></equation><equation id="U2_ADDR_reg7_SPECSIG" regUse="T"><d2><eq_pterm ptindx="FB2_24"/><eq_pterm ptindx="FB2_25"/><eq_pterm ptindx="FB2_26"/><eq_pterm ptindx="FB2_27"/></d2><clk negated="ON"><fastsig signal="SMCLK"/></clk><prld ptindx="GND"/></equation><equation id="LOOPextr" regUse="T"><d2><eq_pterm ptindx="FB2_18"/><eq_pterm ptindx="FB2_19"/><eq_pterm ptindx="FB2_20"/></d2><clk negated="ON"><fastsig signal="SMCLK"/></clk><prld ptindx="GND"/></equation><equation id="LOOPcon2" regUse="T"><d2><eq_pterm ptindx="FB2_15"/><eq_pterm ptindx="FB2_16"/><eq_pterm ptindx="FB2_17"/></d2><clk negated="ON"><fastsig signal="SMCLK"/></clk><prld ptindx="GND"/></equation><equation id="LOOPcon1" regUse="T"><d2><eq_pterm ptindx="FB2_12"/><eq_pterm ptindx="FB2_13"/><eq_pterm ptindx="FB2_14"/></d2><clk negated="ON"><fastsig signal="SMCLK"/></clk><prld ptindx="GND"/></equation><equation id="LOOPcon0" regUse="T"><d2><eq_pterm ptindx="FB2_9"/><eq_pterm ptindx="FB2_10"/><eq_pterm ptindx="FB2_11"/></d2><clk negated="ON"><fastsig signal="SMCLK"/></clk><prld ptindx="GND"/></equation></fblock><fblock id="FB3" pinUse="4"><macrocell id="FB3_MC1"/><macrocell id="FB3_MC2" sigUse="8" signal="U7_U3_counterr4_SPECSIG"><eq_pterm ptindx="FB3_43"/><eq_pterm ptindx="FB3_44"/><eq_pterm ptindx="FB3_45"/><eq_pterm ptindx="FB3_42"/><eq_pterm ptindx="FB3_46"/><eq_pterm ptindx="FB3_47"/></macrocell><macrocell id="FB3_MC3" sigUse="8" signal="U7_U3_counterr2_SPECSIG"><eq_pterm ptindx="FB3_40"/><eq_pterm ptindx="FB3_41"/><eq_pterm ptindx="FB3_38"/><eq_pterm ptindx="FB3_39"/></macrocell><macrocell id="FB3_MC4" pin="FB3_MC4_PIN90" sigUse="13" signal="EN7_SPECSIG"><eq_pterm ptindx="FB3_0"/><eq_pterm ptindx="FB3_1"/><eq_pterm ptindx="FB3_2"/></macrocell><macrocell id="FB3_MC5" pin="FB3_MC5_PIN89" sigUse="13" signal="PD0_SPECSIG"><eq_pterm ptindx="FB3_3"/><eq_pterm ptindx="FB3_5"/><eq_pterm ptindx="FB3_6"/></macrocell><macrocell id="FB3_MC6" sigUse="9" signal="U7_U3_counterr3_SPECSIG"><eq_pterm ptindx="FB3_33"/><eq_pterm ptindx="FB3_34"/><eq_pterm ptindx="FB3_35"/><eq_pterm ptindx="FB3_38"/><eq_pterm ptindx="FB3_37"/><eq_pterm ptindx="FB3_36"/></macrocell><macrocell id="FB3_MC7" sigUse="11" signal="U7_U3_counterr0_SPECSIG"><eq_pterm ptindx="FB3_27"/><eq_pterm ptindx="FB3_28"/><eq_pterm ptindx="FB3_25"/><eq_pterm ptindx="FB3_29"/><eq_pterm ptindx="FB3_31"/><eq_pterm ptindx="FB3_32"/></macrocell><macrocell id="FB3_MC8" sigUse="2" signal="U7_Incdetect"><eq_pterm ptindx="FB3_22"/></macrocell><macrocell id="FB3_MC9" sigUse="1" signal="U2_WRRDedge"><eq_pterm ptindx="FB3_24"/></macrocell><macrocell id="FB3_MC10" sigUse="2" signal="U2_Enable_AD"><eq_pterm ptindx="FB3_26"/></macrocell><macrocell id="FB3_MC11" sigUse="5" signal="N_PZ_522"><eq_pterm ptindx="FB3_21"/><eq_pterm ptindx="FB3_23"/></macrocell><macrocell id="FB3_MC12" sigUse="3" signal="U2_AutoInc"><eq_pterm ptindx="FB3_30"/></macrocell><macrocell id="FB3_MC13" sigUse="7" signal="U2_ADDR_reg0_SPECSIG"><eq_pterm ptindx="FB3_17"/><eq_pterm ptindx="FB3_20"/><eq_pterm ptindx="FB3_18"/><eq_pterm ptindx="FB3_19"/></macrocell><macrocell id="FB3_MC14" pin="FB3_MC14_PIN88" sigUse="13" signal="PD1_SPECSIG"><eq_pterm ptindx="FB3_7"/><eq_pterm ptindx="FB3_8"/><eq_pterm ptindx="FB3_9"/></macrocell><macrocell id="FB3_MC15" sigUse="8" signal="U2_ADDR_reg1_SPECSIG"><eq_pterm ptindx="FB3_13"/><eq_pterm ptindx="FB3_16"/><eq_pterm ptindx="FB3_14"/><eq_pterm ptindx="FB3_15"/></macrocell><macrocell id="FB3_MC16" pin="FB3_MC16_PIN87" sigUse="13" signal="PD2_SPECSIG"><eq_pterm ptindx="FB3_10"/><eq_pterm ptindx="FB3_11"/><eq_pterm ptindx="FB3_12"/></macrocell><fbinput id="FB3_I1" fbk="PIN" signal="AD0PIN_SPECSIG"/><fbinput id="FB3_I2" fbk="PIN" signal="AD1PIN_SPECSIG"/><fbinput id="FB3_I3" fbk="PIN" signal="AD2PIN_SPECSIG"/><fbinput id="FB3_I4" fbk="PIN" signal="AD7PIN_SPECSIG"/><fbinput id="FB3_I5" signal="AS"/><fbinput id="FB3_I6" signal="CPLD_Reset"/><fbinput id="FB3_I7" signal="EN7_SPECSIG"/><fbinput id="FB3_I8" signal="N_PZ_409"/><fbinput id="FB3_I9" signal="N_PZ_508"/><fbinput id="FB3_I10" signal="N_PZ_514"/><fbinput id="FB3_I11" signal="N_PZ_522"/><fbinput id="FB3_I12" signal="N_PZ_539"/><fbinput id="FB3_I13" signal="PD0_SPECSIG"/><fbinput id="FB3_I14" signal="PD1_SPECSIG"/><fbinput id="FB3_I15" signal="PD2_SPECSIG"/><fbinput id="FB3_I16" signal="RD"/><fbinput id="FB3_I17" signal="SCLinc"/><fbinput id="FB3_I18" signal="SCLreset"/><fbinput id="FB3_I19" signal="U2_ADDR_reg0_SPECSIG"/><fbinput id="FB3_I20" signal="U2_ADDR_reg1_SPECSIG"/><fbinput id="FB3_I21" signal="U2_ADDR_reg2_SPECSIG"/><fbinput id="FB3_I22" signal="U2_ADDR_reg3_SPECSIG"/><fbinput id="FB3_I23" signal="U2_ADDR_reg4_SPECSIG"/><fbinput id="FB3_I24" signal="U2_ADDR_reg5_SPECSIG"/><fbinput id="FB3_I25" signal="U2_ADDR_reg6_SPECSIG"/><fbinput id="FB3_I26" signal="U2_ADDR_reg7_SPECSIG"/><fbinput id="FB3_I27" signal="U2_ASedge"/><fbinput id="FB3_I28" signal="U2_AutoInc"/><fbinput id="FB3_I29" signal="U2_WRRDedge"/><fbinput id="FB3_I30" signal="U7_Incdetect"/><fbinput id="FB3_I31" signal="U7_SCLdetect"/><fbinput id="FB3_I32" signal="U7_U1Line_last_SPECSIG"/><fbinput id="FB3_I33" signal="U7_U3_counterr0_SPECSIG"/><fbinput id="FB3_I34" signal="U7_U3_counterr2_SPECSIG"/><fbinput id="FB3_I35" signal="U7_U3_counterr3_SPECSIG"/><fbinput id="FB3_I36" signal="U7_U3_counterr4_SPECSIG"/><fbinput id="FB3_I37" signal="U7_U3_counterr5_SPECSIG"/><fbinput id="FB3_I38" signal="WR"/><PAL><pterm id="FB3_0"><signal id="CPLD_Reset" negated="ON"/><signal id="EN7_SPECSIG"/></pterm><pterm id="FB3_1"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG"/><signal id="U2_ADDR_reg1_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="AD7PIN_SPECSIG" negated="ON"/><signal id="EN7_SPECSIG"/></pterm><pterm id="FB3_2"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG" negated="ON"/><signal id="CPLD_Reset"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG"/><signal id="U2_ADDR_reg1_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="AD7PIN_SPECSIG"/><signal id="EN7_SPECSIG" negated="ON"/></pterm><pterm id="FB3_3"><signal id="CPLD_Reset" negated="ON"/><signal id="PD0_SPECSIG"/></pterm><pterm id="FB3_4"><signal id="N_PZ_409" negated="ON"/><signal id="U2_WRRDedge"/></pterm><pterm id="FB3_5"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG"/><signal id="AD0PIN_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG"/><signal id="U2_ADDR_reg1_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="PD0_SPECSIG"/></pterm><pterm id="FB3_6"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG"/><signal id="CPLD_Reset"/><signal id="AD0PIN_SPECSIG"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG"/><signal id="U2_ADDR_reg1_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="PD0_SPECSIG" negated="ON"/></pterm><pterm id="FB3_7"><signal id="CPLD_Reset" negated="ON"/><signal id="PD1_SPECSIG"/></pterm><pterm id="FB3_8"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG"/><signal id="U2_ADDR_reg1_SPECSIG" negated="ON"/><signal id="AD1PIN_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="PD1_SPECSIG"/></pterm><pterm id="FB3_9"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG"/><signal id="CPLD_Reset"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG"/><signal id="U2_ADDR_reg1_SPECSIG" negated="ON"/><signal id="AD1PIN_SPECSIG"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="PD1_SPECSIG" negated="ON"/></pterm><pterm id="FB3_10"><signal id="CPLD_Reset" negated="ON"/><signal id="PD2_SPECSIG"/></pterm><pterm id="FB3_11"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG"/><signal id="AD2PIN_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg1_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="PD2_SPECSIG"/></pterm><pterm id="FB3_12"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG"/><signal id="CPLD_Reset"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG"/><signal id="AD2PIN_SPECSIG"/><signal id="U2_ADDR_reg1_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="PD2_SPECSIG" negated="ON"/></pterm><pterm id="FB3_13"><signal id="CPLD_Reset" negated="ON"/><signal id="U2_ADDR_reg1_SPECSIG"/></pterm><pterm id="FB3_14"><signal id="AS" negated="ON"/><signal id="U2_ASedge"/><signal id="N_PZ_409"/><signal id="U2_ADDR_reg1_SPECSIG"/><signal id="AD1PIN_SPECSIG" negated="ON"/></pterm><pterm id="FB3_15"><signal id="CPLD_Reset"/><signal id="AS" negated="ON"/><signal id="U2_ASedge"/><signal id="N_PZ_409"/><signal id="U2_ADDR_reg1_SPECSIG" negated="ON"/><signal id="AD1PIN_SPECSIG"/></pterm><pterm id="FB3_16"><signal id="U2_ADDR_reg0_SPECSIG"/><signal id="CPLD_Reset"/><signal id="N_PZ_522"/></pterm><pterm id="FB3_17"><signal id="U2_ADDR_reg0_SPECSIG"/><signal id="CPLD_Reset" negated="ON"/></pterm><pterm id="FB3_18"><signal id="U2_ADDR_reg0_SPECSIG"/><signal id="AD0PIN_SPECSIG" negated="ON"/><signal id="AS" negated="ON"/><signal id="U2_ASedge"/><signal id="N_PZ_409"/></pterm><pterm id="FB3_19"><signal id="U2_ADDR_reg0_SPECSIG" negated="ON"/><signal id="CPLD_Reset"/><signal id="AD0PIN_SPECSIG"/><signal id="AS" negated="ON"/><signal id="U2_ASedge"/><signal id="N_PZ_409"/></pterm><pterm id="FB3_20"><signal id="CPLD_Reset"/><signal id="N_PZ_522"/></pterm><pterm id="FB3_21"><signal id="AS"/><signal id="N_PZ_409"/><signal id="U2_AutoInc"/><signal id="U2_WRRDedge" negated="ON"/></pterm><pterm id="FB3_22"><signal id="SCLinc" negated="ON"/><signal id="U7_U1Line_last_SPECSIG"/></pterm><pterm id="FB3_23"><signal id="U2_ASedge" negated="ON"/><signal id="N_PZ_409"/><signal id="U2_AutoInc"/><signal id="U2_WRRDedge" negated="ON"/></pterm><pterm id="FB3_24"><signal id="N_PZ_409"/></pterm><pterm id="FB3_25"><signal id="U7_U3_counterr0_SPECSIG" negated="ON"/><signal id="SCLreset"/><signal id="SCLinc" negated="ON"/></pterm><pterm id="FB3_26"><signal id="WR"/><signal id="RD" negated="ON"/></pterm><pterm id="FB3_27"><signal id="U7_U3_counterr0_SPECSIG"/><signal id="SCLreset" negated="ON"/><signal id="N_PZ_539"/></pterm><pterm id="FB3_28"><signal id="U7_U3_counterr0_SPECSIG"/><signal id="SCLinc"/><signal id="N_PZ_539"/></pterm><pterm id="FB3_29"><signal id="N_PZ_539" negated="ON"/><signal id="U7_Incdetect"/><signal id="U7_SCLdetect"/></pterm><pterm id="FB3_30"><signal id="AS"/></pterm><pterm id="FB3_31"><signal id="N_PZ_539" negated="ON"/><signal id="U7_Incdetect" negated="ON"/><signal id="U7_SCLdetect" negated="ON"/></pterm><pterm id="FB3_32"><signal id="N_PZ_539" negated="ON"/><signal id="U7_U3_counterr3_SPECSIG" negated="ON"/><signal id="U7_U3_counterr2_SPECSIG" negated="ON"/><signal id="U7_U3_counterr4_SPECSIG" negated="ON"/><signal id="N_PZ_514"/><signal id="U7_U3_counterr5_SPECSIG" negated="ON"/></pterm><pterm id="FB3_33"><signal id="SCLreset"/><signal id="U7_U3_counterr3_SPECSIG"/></pterm><pterm id="FB3_34"><signal id="SCLreset" negated="ON"/><signal id="N_PZ_539"/><signal id="U7_U3_counterr3_SPECSIG" negated="ON"/></pterm><pterm id="FB3_35"><signal id="N_PZ_539" negated="ON"/><signal id="U7_Incdetect" negated="ON"/><signal id="U7_U3_counterr2_SPECSIG"/></pterm><pterm id="FB3_36"><signal id="N_PZ_539" negated="ON"/><signal id="U7_Incdetect" negated="ON"/><signal id="U7_U3_counterr3_SPECSIG" negated="ON"/><signal id="U7_U3_counterr4_SPECSIG" negated="ON"/><signal id="U7_U3_counterr5_SPECSIG" negated="ON"/></pterm><pterm id="FB3_37"><signal id="N_PZ_539" negated="ON"/><signal id="U7_U3_counterr2_SPECSIG"/><signal id="N_PZ_508"/></pterm><pterm id="FB3_38"><signal id="N_PZ_539" negated="ON"/><signal id="U7_Incdetect" negated="ON"/><signal id="N_PZ_514" negated="ON"/></pterm><pterm id="FB3_39"><signal id="U7_Incdetect" negated="ON"/><signal id="U7_U3_counterr3_SPECSIG" negated="ON"/><signal id="U7_U3_counterr2_SPECSIG" negated="ON"/><signal id="U7_U3_counterr4_SPECSIG" negated="ON"/><signal id="U7_U3_counterr5_SPECSIG" negated="ON"/></pterm><pterm id="FB3_40"><signal id="N_PZ_539"/><signal id="U7_U3_counterr2_SPECSIG" negated="ON"/></pterm><pterm id="FB3_41"><signal id="N_PZ_539" negated="ON"/><signal id="U7_Incdetect"/><signal id="N_PZ_508" negated="ON"/></pterm><pterm id="FB3_42"><signal id="U7_Incdetect" negated="ON"/><signal id="U7_U3_counterr3_SPECSIG" negated="ON"/><signal id="U7_U3_counterr2_SPECSIG" negated="ON"/><signal id="U7_U3_counterr4_SPECSIG"/><signal id="N_PZ_514"/></pterm><pterm id="FB3_43"><signal id="N_PZ_539"/><signal id="U7_U3_counterr4_SPECSIG"/></pterm><pterm id="FB3_44"><signal id="N_PZ_539" negated="ON"/><signal id="U7_Incdetect"/><signal id="U7_U3_counterr3_SPECSIG"/></pterm><pterm id="FB3_45"><signal id="N_PZ_539" negated="ON"/><signal id="U7_Incdetect"/><signal id="U7_U3_counterr2_SPECSIG"/><signal id="N_PZ_508"/></pterm><pterm id="FB3_46"><signal id="N_PZ_539" negated="ON"/><signal id="U7_Incdetect" negated="ON"/><signal id="U7_U3_counterr3_SPECSIG" negated="ON"/><signal id="U7_U3_counterr2_SPECSIG" negated="ON"/><signal id="N_PZ_514"/><signal id="U7_U3_counterr5_SPECSIG"/></pterm><pterm id="FB3_47"><signal id="N_PZ_539" negated="ON"/><signal id="U7_U3_counterr3_SPECSIG" negated="ON"/><signal id="U7_U3_counterr2_SPECSIG" negated="ON"/><signal id="U7_U3_counterr4_SPECSIG" negated="ON"/><signal id="N_PZ_514"/><signal id="U7_U3_counterr5_SPECSIG"/><signal id="N_PZ_508"/></pterm></PAL><equation id="U7_U3_counterr4_SPECSIG" regUse="T"><d2><eq_pterm ptindx="FB3_43"/><eq_pterm ptindx="FB3_44"/><eq_pterm ptindx="FB3_45"/><eq_pterm ptindx="FB3_42"/><eq_pterm ptindx="FB3_46"/><eq_pterm ptindx="FB3_47"/></d2><clk negated="ON"><fastsig signal="SMCLK"/></clk><prld ptindx="GND"/></equation><equation id="U7_U3_counterr2_SPECSIG" regUse="T" negated="ON"><d2><eq_pterm ptindx="FB3_40"/><eq_pterm ptindx="FB3_41"/><eq_pterm ptindx="FB3_38"/><eq_pterm ptindx="FB3_39"/></d2><clk negated="ON"><fastsig signal="SMCLK"/></clk><prld ptindx="GND"/></equation><equation id="EN7_SPECSIG" regUse="T"><d2><eq_pterm ptindx="FB3_0"/><eq_pterm ptindx="FB3_1"/><eq_pterm ptindx="FB3_2"/></d2><clk negated="ON"><fastsig signal="SMCLK"/></clk><prld ptindx="GND"/></equation><equation id="PD0_SPECSIG" regUse="T"><d2><eq_pterm ptindx="FB3_3"/><eq_pterm ptindx="FB3_5"/><eq_pterm ptindx="FB3_6"/></d2><clk negated="ON"><fastsig signal="SMCLK"/></clk><prld ptindx="GND"/></equation><equation id="U7_U3_counterr3_SPECSIG" regUse="T" negated="ON"><d2><eq_pterm ptindx="FB3_33"/><eq_pterm ptindx="FB3_34"/><eq_pterm ptindx="FB3_35"/><eq_pterm ptindx="FB3_38"/><eq_pterm ptindx="FB3_37"/><eq_pterm ptindx="FB3_36"/></d2><clk negated="ON"><fastsig signal="SMCLK"/></clk><prld ptindx="GND"/></equation><equation id="U7_U3_counterr0_SPECSIG" regUse="T" negated="ON"><d2><eq_pterm ptindx="FB3_27"/><eq_pterm ptindx="FB3_28"/><eq_pterm ptindx="FB3_25"/><eq_pterm ptindx="FB3_29"/><eq_pterm ptindx="FB3_31"/><eq_pterm ptindx="FB3_32"/></d2><clk negated="ON"><fastsig signal="SMCLK"/></clk><prld ptindx="GND"/></equation><equation id="U7_Incdetect"><d1><eq_pterm ptindx="FB3_22"/></d1><clk negated="ON"><fastsig signal="SMCLK"/></clk><prld ptindx="GND"/></equation><equation id="U2_WRRDedge"><d1><eq_pterm ptindx="FB3_24"/></d1><clk negated="ON"><fastsig signal="SMCLK"/></clk><prld ptindx="GND"/></equation><equation id="U2_Enable_AD"><d1><eq_pterm ptindx="FB3_26"/></d1></equation><equation id="N_PZ_522"><d2><eq_pterm ptindx="FB3_21"/><eq_pterm ptindx="FB3_23"/></d2></equation><equation id="U2_AutoInc" negated="ON"><d1><eq_pterm ptindx="FB3_30"/></d1><clk negated="ON"><fastsig signal="SMCLK"/></clk><ce><eq_pterm ptindx="FB3_4"/></ce><prld ptindx="GND"/></equation><equation id="U2_ADDR_reg0_SPECSIG" regUse="T"><d2><eq_pterm ptindx="FB3_17"/><eq_pterm ptindx="FB3_20"/><eq_pterm ptindx="FB3_18"/><eq_pterm ptindx="FB3_19"/></d2><clk negated="ON"><fastsig signal="SMCLK"/></clk><prld ptindx="GND"/></equation><equation id="PD1_SPECSIG" regUse="T"><d2><eq_pterm ptindx="FB3_7"/><eq_pterm ptindx="FB3_8"/><eq_pterm ptindx="FB3_9"/></d2><clk negated="ON"><fastsig signal="SMCLK"/></clk><prld ptindx="GND"/></equation><equation id="U2_ADDR_reg1_SPECSIG" regUse="T"><d2><eq_pterm ptindx="FB3_13"/><eq_pterm ptindx="FB3_16"/><eq_pterm ptindx="FB3_14"/><eq_pterm ptindx="FB3_15"/></d2><clk negated="ON"><fastsig signal="SMCLK"/></clk><prld ptindx="GND"/></equation><equation id="PD2_SPECSIG" regUse="T"><d2><eq_pterm ptindx="FB3_10"/><eq_pterm ptindx="FB3_11"/><eq_pterm ptindx="FB3_12"/></d2><clk negated="ON"><fastsig signal="SMCLK"/></clk><prld ptindx="GND"/></equation></fblock><fblock id="FB4" pinUse="9"><macrocell id="FB4_MC1" pin="FB4_MC1_PIN104" sigUse="13" signal="CONmodem"><eq_pterm ptindx="FB4_12"/><eq_pterm ptindx="FB4_13"/><eq_pterm ptindx="FB4_14"/></macrocell><macrocell id="FB4_MC2" pin="FB4_MC2_PIN106" sigUse="13" signal="CONextr"><eq_pterm ptindx="FB4_9"/><eq_pterm ptindx="FB4_10"/><eq_pterm ptindx="FB4_11"/></macrocell><macrocell id="FB4_MC3" pin="FB4_MC3_PIN107" sigUse="13" signal="CONcon2"><eq_pterm ptindx="FB4_6"/><eq_pterm ptindx="FB4_7"/><eq_pterm ptindx="FB4_8"/></macrocell><macrocell id="FB4_MC4" pin="FB4_MC4_PIN110" sigUse="13" signal="CONcon1"><eq_pterm ptindx="FB4_3"/><eq_pterm ptindx="FB4_4"/><eq_pterm ptindx="FB4_5"/></macrocell><macrocell id="FB4_MC5" pin="FB4_MC5_PIN111" sigUse="13" signal="CONcon0"><eq_pterm ptindx="FB4_0"/><eq_pterm ptindx="FB4_1"/><eq_pterm ptindx="FB4_2"/></macrocell><macrocell id="FB4_MC6"/><macrocell id="FB4_MC7"/><macrocell id="FB4_MC8" sigUse="3" signal="N_PZ_514"><eq_pterm ptindx="FB4_22"/></macrocell><macrocell id="FB4_MC9" sigUse="3" signal="N_PZ_508"><eq_pterm ptindx="FB4_24"/></macrocell><macrocell id="FB4_MC10" sigUse="4" signal="N_PZ_539"><eq_pterm ptindx="FB4_26"/><eq_pterm ptindx="FB4_27"/></macrocell><macrocell id="FB4_MC11" sigUse="2" signal="U7_SCLdetect"><eq_pterm ptindx="FB4_28"/></macrocell><macrocell id="FB4_MC12" sigUse="2" signal="U7_ResetDetect"><eq_pterm ptindx="FB4_30"/></macrocell><macrocell id="FB4_MC13" pin="FB4_MC13_PIN112" sigUse="7" signal="UCS"><eq_pterm ptindx="FB4_23"/><eq_pterm ptindx="FB4_25"/><eq_pterm ptindx="FB4_21"/></macrocell><macrocell id="FB4_MC14" pin="FB4_MC14_PIN113" sigUse="4" signal="UAD0_SPECSIG"><eq_pterm ptindx="FB4_15"/><eq_pterm ptindx="FB4_16"/></macrocell><macrocell id="FB4_MC15" pin="FB4_MC15_PIN114" sigUse="4" signal="UAD1_SPECSIG"><eq_pterm ptindx="FB4_17"/><eq_pterm ptindx="FB4_18"/></macrocell><macrocell id="FB4_MC16" pin="FB4_MC16_PIN116" sigUse="4" signal="UAD2_SPECSIG"><eq_pterm ptindx="FB4_19"/><eq_pterm ptindx="FB4_20"/></macrocell><fbinput id="FB4_I1" fbk="PIN" signal="AD0PIN_SPECSIG"/><fbinput id="FB4_I2" fbk="PIN" signal="AD1PIN_SPECSIG"/><fbinput id="FB4_I3" fbk="PIN" signal="AD2PIN_SPECSIG"/><fbinput id="FB4_I4" fbk="PIN" signal="AD6PIN_SPECSIG"/><fbinput id="FB4_I5" fbk="PIN" signal="AD7PIN_SPECSIG"/><fbinput id="FB4_I6" signal="AEN"/><fbinput id="FB4_I7" signal="Bus_Select"/><fbinput id="FB4_I8" signal="CONcon0"/><fbinput id="FB4_I9" signal="CONcon1"/><fbinput id="FB4_I10" signal="CONcon2"/><fbinput id="FB4_I11" signal="CONextr"/><fbinput id="FB4_I12" signal="CONmodem"/><fbinput id="FB4_I13" signal="CPLD_Reset"/><fbinput id="FB4_I14" signal="RD"/><fbinput id="FB4_I15" signal="SA0_SPECSIG"/><fbinput id="FB4_I16" signal="SA1_SPECSIG"/><fbinput id="FB4_I17" signal="SA2_SPECSIG"/><fbinput id="FB4_I18" signal="SCL"/><fbinput id="FB4_I19" fbk="PIN" signal="SCLPIN_SPECSIG"/><fbinput id="FB4_I20" signal="SCLinc"/><fbinput id="FB4_I21" signal="SCLreset"/><fbinput id="FB4_I22" signal="U2_ADDR_reg0_SPECSIG"/><fbinput id="FB4_I23" signal="U2_ADDR_reg1_SPECSIG"/><fbinput id="FB4_I24" signal="U2_ADDR_reg2_SPECSIG"/><fbinput id="FB4_I25" signal="U2_ADDR_reg3_SPECSIG"/><fbinput id="FB4_I26" signal="U2_ADDR_reg4_SPECSIG"/><fbinput id="FB4_I27" signal="U2_ADDR_reg5_SPECSIG"/><fbinput id="FB4_I28" signal="U2_ADDR_reg6_SPECSIG"/><fbinput id="FB4_I29" signal="U2_ADDR_reg7_SPECSIG"/><fbinput id="FB4_I30" signal="U3_Mcompar__n0011__n0014"/><fbinput id="FB4_I31" signal="U7_Incdetect"/><fbinput id="FB4_I32" signal="U7_ResetDetect"/><fbinput id="FB4_I33" signal="U7_SCLdetect"/><fbinput id="FB4_I34" signal="U7_U3_counterr0_SPECSIG"/><fbinput id="FB4_I35" signal="U7_U3_counterr1_SPECSIG"/><fbinput id="FB4_I36" signal="U7_U4Line_last_SPECSIG"/><fbinput id="FB4_I37" signal="WR"/><PAL><pterm id="FB4_0"><signal id="CPLD_Reset" negated="ON"/><signal id="CONcon0"/></pterm><pterm id="FB4_1"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG" negated="ON"/><signal id="AD0PIN_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg1_SPECSIG"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="CONcon0"/></pterm><pterm id="FB4_2"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG" negated="ON"/><signal id="CPLD_Reset"/><signal id="AD0PIN_SPECSIG"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg1_SPECSIG"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="CONcon0" negated="ON"/></pterm><pterm id="FB4_3"><signal id="CPLD_Reset" negated="ON"/><signal id="CONcon1"/></pterm><pterm id="FB4_4"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg1_SPECSIG"/><signal id="AD1PIN_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="CONcon1"/></pterm><pterm id="FB4_5"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG" negated="ON"/><signal id="CPLD_Reset"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg1_SPECSIG"/><signal id="AD1PIN_SPECSIG"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="CONcon1" negated="ON"/></pterm><pterm id="FB4_6"><signal id="CPLD_Reset" negated="ON"/><signal id="CONcon2"/></pterm><pterm id="FB4_7"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG" negated="ON"/><signal id="AD2PIN_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg1_SPECSIG"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="CONcon2"/></pterm><pterm id="FB4_8"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG" negated="ON"/><signal id="CPLD_Reset"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG" negated="ON"/><signal id="AD2PIN_SPECSIG"/><signal id="U2_ADDR_reg1_SPECSIG"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="CONcon2" negated="ON"/></pterm><pterm id="FB4_9"><signal id="CPLD_Reset" negated="ON"/><signal id="CONextr"/></pterm><pterm id="FB4_10"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg1_SPECSIG"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="AD6PIN_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="CONextr"/></pterm><pterm id="FB4_11"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG" negated="ON"/><signal id="CPLD_Reset"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg1_SPECSIG"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="AD6PIN_SPECSIG"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="CONextr" negated="ON"/></pterm><pterm id="FB4_12"><signal id="CPLD_Reset" negated="ON"/><signal id="CONmodem"/></pterm><pterm id="FB4_13"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg1_SPECSIG"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="AD7PIN_SPECSIG" negated="ON"/><signal id="CONmodem"/></pterm><pterm id="FB4_14"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG" negated="ON"/><signal id="CPLD_Reset"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg1_SPECSIG"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="AD7PIN_SPECSIG"/><signal id="CONmodem" negated="ON"/></pterm><pterm id="FB4_15"><signal id="U2_ADDR_reg0_SPECSIG"/><signal id="Bus_Select" negated="ON"/></pterm><pterm id="FB4_16"><signal id="Bus_Select"/><signal id="U3_Mcompar__n0011__n0014" negated="ON"/><signal id="SA0_SPECSIG"/></pterm><pterm id="FB4_17"><signal id="U2_ADDR_reg1_SPECSIG"/><signal id="Bus_Select" negated="ON"/></pterm><pterm id="FB4_18"><signal id="Bus_Select"/><signal id="U3_Mcompar__n0011__n0014" negated="ON"/><signal id="SA1_SPECSIG"/></pterm><pterm id="FB4_19"><signal id="U2_ADDR_reg2_SPECSIG"/><signal id="Bus_Select" negated="ON"/></pterm><pterm id="FB4_20"><signal id="Bus_Select"/><signal id="U3_Mcompar__n0011__n0014" negated="ON"/><signal id="SA2_SPECSIG"/></pterm><pterm id="FB4_21"><signal id="U2_ADDR_reg4_SPECSIG"/><signal id="U2_ADDR_reg5_SPECSIG"/><signal id="U2_ADDR_reg6_SPECSIG"/><signal id="Bus_Select" negated="ON"/></pterm><pterm id="FB4_22"><signal id="U7_U3_counterr0_SPECSIG" negated="ON"/><signal id="U7_SCLdetect"/><signal id="U7_U3_counterr1_SPECSIG" negated="ON"/></pterm><pterm id="FB4_23"><signal id="U2_ADDR_reg7_SPECSIG"/><signal id="Bus_Select" negated="ON"/></pterm><pterm id="FB4_24"><signal id="U7_U3_counterr0_SPECSIG"/><signal id="U7_SCLdetect" negated="ON"/><signal id="U7_U3_counterr1_SPECSIG"/></pterm><pterm id="FB4_25"><signal id="Bus_Select"/><signal id="AEN" negated="ON"/><signal id="U3_Mcompar__n0011__n0014" negated="ON"/></pterm><pterm id="FB4_26"><signal id="SCLreset"/></pterm><pterm id="FB4_27"><signal id="SCLinc" negated="ON"/><signal id="U7_Incdetect"/><signal id="U7_ResetDetect"/></pterm><pterm id="FB4_28"><signal id="SCLPIN_SPECSIG" negated="ON"/><signal id="U7_U2Line_last_SPECSIG"/></pterm><pterm id="FB4_30"><signal id="SCLreset" negated="ON"/><signal id="U7_U4Line_last_SPECSIG"/></pterm></PAL><equation id="CONmodem" regUse="T"><d2><eq_pterm ptindx="FB4_12"/><eq_pterm ptindx="FB4_13"/><eq_pterm ptindx="FB4_14"/></d2><clk negated="ON"><fastsig signal="SMCLK"/></clk><prld ptindx="GND"/></equation><equation id="CONextr" regUse="T"><d2><eq_pterm ptindx="FB4_9"/><eq_pterm ptindx="FB4_10"/><eq_pterm ptindx="FB4_11"/></d2><clk negated="ON"><fastsig signal="SMCLK"/></clk><prld ptindx="GND"/></equation><equation id="CONcon2" regUse="T"><d2><eq_pterm ptindx="FB4_6"/><eq_pterm ptindx="FB4_7"/><eq_pterm ptindx="FB4_8"/></d2><clk negated="ON"><fastsig signal="SMCLK"/></clk><prld ptindx="GND"/></equation><equation id="CONcon1" regUse="T"><d2><eq_pterm ptindx="FB4_3"/><eq_pterm ptindx="FB4_4"/><eq_pterm ptindx="FB4_5"/></d2><clk negated="ON"><fastsig signal="SMCLK"/></clk><prld ptindx="GND"/></equation><equation id="CONcon0" regUse="T"><d2><eq_pterm ptindx="FB4_0"/><eq_pterm ptindx="FB4_1"/><eq_pterm ptindx="FB4_2"/></d2><clk negated="ON"><fastsig signal="SMCLK"/></clk><prld ptindx="GND"/></equation><equation id="N_PZ_514"><d1><eq_pterm ptindx="FB4_22"/></d1></equation><equation id="N_PZ_508"><d1><eq_pterm ptindx="FB4_24"/></d1></equation><equation id="N_PZ_539"><d2><eq_pterm ptindx="FB4_26"/><eq_pterm ptindx="FB4_27"/></d2></equation><equation id="U7_SCLdetect"><d1><eq_pterm ptindx="FB4_28"/></d1><clk negated="ON"><fastsig signal="SMCLK"/></clk><prld ptindx="GND"/></equation><equation id="U7_ResetDetect"><d1><eq_pterm ptindx="FB4_30"/></d1><clk negated="ON"><fastsig signal="SMCLK"/></clk><prld ptindx="GND"/></equation><equation id="UCS" negated="ON"><d2><eq_pterm ptindx="FB4_23"/><eq_pterm ptindx="FB4_25"/><eq_pterm ptindx="FB4_21"/></d2></equation><equation id="UAD0_SPECSIG"><d2><eq_pterm ptindx="FB4_15"/><eq_pterm ptindx="FB4_16"/></d2></equation><equation id="UAD1_SPECSIG"><d2><eq_pterm ptindx="FB4_17"/><eq_pterm ptindx="FB4_18"/></d2></equation><equation id="UAD2_SPECSIG"><d2><eq_pterm ptindx="FB4_19"/><eq_pterm ptindx="FB4_20"/></d2></equation></fblock><fblock id="FB5" pinUse="4"><macrocell id="FB5_MC1"/><macrocell id="FB5_MC2" pin="FB5_MC2_PIN86" sigUse="8" signal="U7_U3_counterr5_SPECSIG"><eq_pterm ptindx="FB5_10"/><eq_pterm ptindx="FB5_14"/><eq_pterm ptindx="FB5_15"/><eq_pterm ptindx="FB5_16"/><eq_pterm ptindx="FB5_13"/></macrocell><macrocell id="FB5_MC3"/><macrocell id="FB5_MC4"/><macrocell id="FB5_MC5" pin="FB5_MC5_PIN84" sigUse="13" signal="PD3_SPECSIG"><eq_pterm ptindx="FB5_0"/><eq_pterm ptindx="FB5_1"/><eq_pterm ptindx="FB5_2"/></macrocell><macrocell id="FB5_MC6"/><macrocell id="FB5_MC7"/><macrocell id="FB5_MC8"/><macrocell id="FB5_MC9"/><macrocell id="FB5_MC10"/><macrocell id="FB5_MC11"/><macrocell id="FB5_MC12" sigUse="3" signal="U3__n0028"><eq_pterm ptindx="FB5_30"/></macrocell><macrocell id="FB5_MC13" sigUse="12" signal="U7_U3_counterr1_SPECSIG"><eq_pterm ptindx="FB5_17"/><eq_pterm ptindx="FB5_24"/><eq_pterm ptindx="FB5_20"/><eq_pterm ptindx="FB5_21"/><eq_pterm ptindx="FB5_23"/><eq_pterm ptindx="FB5_19"/><eq_pterm ptindx="FB5_18"/><eq_pterm ptindx="FB5_22"/></macrocell><macrocell id="FB5_MC14" pin="FB5_MC14_PIN83" sigUse="13" signal="PD4_SPECSIG"><eq_pterm ptindx="FB5_3"/><eq_pterm ptindx="FB5_4"/><eq_pterm ptindx="FB5_5"/></macrocell><macrocell id="FB5_MC15" pin="FB5_MC15_PIN82" sigUse="13" signal="PD5_SPECSIG"><eq_pterm ptindx="FB5_6"/><eq_pterm ptindx="FB5_7"/><eq_pterm ptindx="FB5_8"/></macrocell><macrocell id="FB5_MC16" pin="FB5_MC16_PIN81" sigUse="13" signal="PD6_SPECSIG"><eq_pterm ptindx="FB5_9"/><eq_pterm ptindx="FB5_11"/><eq_pterm ptindx="FB5_12"/></macrocell><fbinput id="FB5_I1" fbk="PIN" signal="AD3PIN_SPECSIG"/><fbinput id="FB5_I2" fbk="PIN" signal="AD4PIN_SPECSIG"/><fbinput id="FB5_I3" fbk="PIN" signal="AD5PIN_SPECSIG"/><fbinput id="FB5_I4" fbk="PIN" signal="AD6PIN_SPECSIG"/><fbinput id="FB5_I5" signal="CPLD_Reset"/><fbinput id="FB5_I6" signal="N_PZ_508"/><fbinput id="FB5_I7" signal="N_PZ_514"/><fbinput id="FB5_I8" signal="N_PZ_539"/><fbinput id="FB5_I9" signal="PD3_SPECSIG"/><fbinput id="FB5_I10" signal="PD4_SPECSIG"/><fbinput id="FB5_I11" signal="PD5_SPECSIG"/><fbinput id="FB5_I12" signal="PD6_SPECSIG"/><fbinput id="FB5_I13" signal="RD"/><fbinput id="FB5_I14" signal="SCLinc"/><fbinput id="FB5_I15" signal="SCLreset"/><fbinput id="FB5_I16" signal="U2_ADDR_reg0_SPECSIG"/><fbinput id="FB5_I17" signal="U2_ADDR_reg1_SPECSIG"/><fbinput id="FB5_I18" signal="U2_ADDR_reg2_SPECSIG"/><fbinput id="FB5_I19" signal="U2_ADDR_reg3_SPECSIG"/><fbinput id="FB5_I20" signal="U2_ADDR_reg4_SPECSIG"/><fbinput id="FB5_I21" signal="U2_ADDR_reg5_SPECSIG"/><fbinput id="FB5_I22" signal="U2_ADDR_reg6_SPECSIG"/><fbinput id="FB5_I23" signal="U2_ADDR_reg7_SPECSIG"/><fbinput id="FB5_I24" signal="U7_Incdetect"/><fbinput id="FB5_I25" signal="U7_ResetDetect"/><fbinput id="FB5_I26" signal="U7_SCLdetect"/><fbinput id="FB5_I27" signal="U7_U3_counterr0_SPECSIG"/><fbinput id="FB5_I28" signal="U7_U3_counterr1_SPECSIG"/><fbinput id="FB5_I29" signal="U7_U3_counterr2_SPECSIG"/><fbinput id="FB5_I30" signal="U7_U3_counterr3_SPECSIG"/><fbinput id="FB5_I31" signal="U7_U3_counterr4_SPECSIG"/><fbinput id="FB5_I32" signal="U7_U3_counterr5_SPECSIG"/><fbinput id="FB5_I33" signal="UCS"/><fbinput id="FB5_I34" signal="UIOR"/><fbinput id="FB5_I35" signal="UIOW"/><fbinput id="FB5_I36" signal="WR"/><PAL><pterm id="FB5_0"><signal id="CPLD_Reset" negated="ON"/><signal id="PD3_SPECSIG"/></pterm><pterm id="FB5_1"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG"/><signal id="U2_ADDR_reg1_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="AD3PIN_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="PD3_SPECSIG"/></pterm><pterm id="FB5_2"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG"/><signal id="CPLD_Reset"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG"/><signal id="U2_ADDR_reg1_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="AD3PIN_SPECSIG"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="PD3_SPECSIG" negated="ON"/></pterm><pterm id="FB5_3"><signal id="CPLD_Reset" negated="ON"/><signal id="PD4_SPECSIG"/></pterm><pterm id="FB5_4"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="AD4PIN_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG"/><signal id="U2_ADDR_reg1_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="PD4_SPECSIG"/></pterm><pterm id="FB5_5"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG"/><signal id="CPLD_Reset"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="AD4PIN_SPECSIG"/><signal id="U2_ADDR_reg2_SPECSIG"/><signal id="U2_ADDR_reg1_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="PD4_SPECSIG" negated="ON"/></pterm><pterm id="FB5_6"><signal id="CPLD_Reset" negated="ON"/><signal id="PD5_SPECSIG"/></pterm><pterm id="FB5_7"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG"/><signal id="U2_ADDR_reg1_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="AD5PIN_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="PD5_SPECSIG"/></pterm><pterm id="FB5_8"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG"/><signal id="CPLD_Reset"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG"/><signal id="U2_ADDR_reg1_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="AD5PIN_SPECSIG"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="PD5_SPECSIG" negated="ON"/></pterm><pterm id="FB5_9"><signal id="CPLD_Reset" negated="ON"/><signal id="PD6_SPECSIG"/></pterm><pterm id="FB5_10"><signal id="U7_U3_counterr5_SPECSIG"/></pterm><pterm id="FB5_11"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG"/><signal id="U2_ADDR_reg1_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="AD6PIN_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="PD6_SPECSIG"/></pterm><pterm id="FB5_12"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG"/><signal id="CPLD_Reset"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG"/><signal id="U2_ADDR_reg1_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="AD6PIN_SPECSIG"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="PD6_SPECSIG" negated="ON"/></pterm><pterm id="FB5_13"><signal id="U7_Incdetect" negated="ON"/><signal id="U7_U3_counterr3_SPECSIG" negated="ON"/><signal id="U7_U3_counterr2_SPECSIG" negated="ON"/><signal id="U7_U3_counterr4_SPECSIG" negated="ON"/><signal id="N_PZ_514"/><signal id="U7_U3_counterr5_SPECSIG"/></pterm><pterm id="FB5_14"><signal id="N_PZ_539"/><signal id="U7_U3_counterr5_SPECSIG"/></pterm><pterm id="FB5_15"><signal id="N_PZ_539" negated="ON"/><signal id="U7_Incdetect"/><signal id="U7_U3_counterr3_SPECSIG"/><signal id="U7_U3_counterr4_SPECSIG"/></pterm><pterm id="FB5_16"><signal id="N_PZ_539" negated="ON"/><signal id="U7_Incdetect"/><signal id="U7_U3_counterr2_SPECSIG"/><signal id="U7_U3_counterr4_SPECSIG"/><signal id="N_PZ_508"/></pterm><pterm id="FB5_17"><signal id="SCLreset"/><signal id="SCLinc"/></pterm><pterm id="FB5_18"><signal id="U7_U3_counterr0_SPECSIG" negated="ON"/><signal id="SCLreset" negated="ON"/><signal id="U7_Incdetect" negated="ON"/><signal id="U7_SCLdetect"/><signal id="U7_U3_counterr1_SPECSIG"/></pterm><pterm id="FB5_19"><signal id="SCLreset" negated="ON"/><signal id="U7_Incdetect" negated="ON"/><signal id="U7_SCLdetect" negated="ON"/><signal id="U7_U3_counterr1_SPECSIG" negated="ON"/></pterm><pterm id="FB5_20"><signal id="U7_U3_counterr0_SPECSIG"/><signal id="SCLreset" negated="ON"/><signal id="U7_SCLdetect"/><signal id="U7_U3_counterr1_SPECSIG" negated="ON"/></pterm><pterm id="FB5_21"><signal id="U7_U3_counterr0_SPECSIG" negated="ON"/><signal id="SCLreset" negated="ON"/><signal id="U7_Incdetect"/><signal id="U7_U3_counterr1_SPECSIG" negated="ON"/></pterm><pterm id="FB5_22"><signal id="SCLreset" negated="ON"/><signal id="U7_SCLdetect"/><signal id="U7_U3_counterr3_SPECSIG" negated="ON"/><signal id="U7_U3_counterr2_SPECSIG" negated="ON"/><signal id="U7_U3_counterr4_SPECSIG" negated="ON"/><signal id="U7_U3_counterr1_SPECSIG" negated="ON"/><signal id="U7_U3_counterr5_SPECSIG" negated="ON"/></pterm><pterm id="FB5_23"><signal id="SCLreset" negated="ON"/><signal id="SCLinc" negated="ON"/><signal id="U7_Incdetect"/><signal id="U7_ResetDetect"/></pterm><pterm id="FB5_24"><signal id="SCLreset" negated="ON"/><signal id="U7_Incdetect"/><signal id="N_PZ_508"/></pterm><pterm id="FB5_30"><signal id="UCS" negated="ON"/><signal id="UIOR" negated="ON"/><signal id="UIOW"/></pterm></PAL><equation id="U7_U3_counterr5_SPECSIG"><d1><eq_pterm ptindx="FB5_10"/></d1><d2><eq_pterm ptindx="FB5_14"/><eq_pterm ptindx="FB5_15"/><eq_pterm ptindx="FB5_16"/><eq_pterm ptindx="FB5_13"/></d2><clk negated="ON"><fastsig signal="SMCLK"/></clk><prld ptindx="GND"/></equation><equation id="PD3_SPECSIG" regUse="T"><d2><eq_pterm ptindx="FB5_0"/><eq_pterm ptindx="FB5_1"/><eq_pterm ptindx="FB5_2"/></d2><clk negated="ON"><fastsig signal="SMCLK"/></clk><prld ptindx="GND"/></equation><equation id="U3__n0028"><d1><eq_pterm ptindx="FB5_30"/></d1></equation><equation id="U7_U3_counterr1_SPECSIG" negated="ON"><d2><eq_pterm ptindx="FB5_17"/><eq_pterm ptindx="FB5_24"/><eq_pterm ptindx="FB5_20"/><eq_pterm ptindx="FB5_21"/><eq_pterm ptindx="FB5_23"/><eq_pterm ptindx="FB5_19"/><eq_pterm ptindx="FB5_18"/><eq_pterm ptindx="FB5_22"/></d2><clk negated="ON"><fastsig signal="SMCLK"/></clk><prld ptindx="GND"/></equation><equation id="PD4_SPECSIG" regUse="T"><d2><eq_pterm ptindx="FB5_3"/><eq_pterm ptindx="FB5_4"/><eq_pterm ptindx="FB5_5"/></d2><clk negated="ON"><fastsig signal="SMCLK"/></clk><prld ptindx="GND"/></equation><equation id="PD5_SPECSIG" regUse="T"><d2><eq_pterm ptindx="FB5_6"/><eq_pterm ptindx="FB5_7"/><eq_pterm ptindx="FB5_8"/></d2><clk negated="ON"><fastsig signal="SMCLK"/></clk><prld ptindx="GND"/></equation><equation id="PD6_SPECSIG" regUse="T"><d2><eq_pterm ptindx="FB5_9"/><eq_pterm ptindx="FB5_11"/><eq_pterm ptindx="FB5_12"/></d2><clk negated="ON"><fastsig signal="SMCLK"/></clk><prld ptindx="GND"/></equation></fblock><fblock id="FB6" pinUse="3"><macrocell id="FB6_MC1" pin="FB6_MC1_PIN67"/><macrocell id="FB6_MC2"/><macrocell id="FB6_MC3"/><macrocell id="FB6_MC4"/><macrocell id="FB6_MC5"/><macrocell id="FB6_MC6"/><macrocell id="FB6_MC7"/><macrocell id="FB6_MC8"/><macrocell id="FB6_MC9"/><macrocell id="FB6_MC10"/><macrocell id="FB6_MC11"/><macrocell id="FB6_MC12"/><macrocell id="FB6_MC13"/><macrocell id="FB6_MC14" sigUse="16" signal="U3_Mcompar__n0011__n0014"><eq_pterm ptindx="FB6_6"/><eq_pterm ptindx="FB6_5"/><eq_pterm ptindx="FB6_8"/><eq_pterm ptindx="FB6_7"/><eq_pterm ptindx="FB6_10"/><eq_pterm ptindx="FB6_9"/><eq_pterm ptindx="FB6_12"/><eq_pterm ptindx="FB6_11"/><eq_pterm ptindx="FB6_14"/><eq_pterm ptindx="FB6_13"/><eq_pterm ptindx="FB6_16"/><eq_pterm ptindx="FB6_15"/><eq_pterm ptindx="FB6_18"/><eq_pterm ptindx="FB6_17"/><eq_pterm ptindx="FB6_20"/><eq_pterm ptindx="FB6_19"/></macrocell><macrocell id="FB6_MC15" pin="FB6_MC15_PIN68"/><macrocell id="FB6_MC16" pin="FB6_MC16_PIN69" sigUse="18" signal="AD0_SPECSIG"><eq_pterm ptindx="FB6_4"/><eq_pterm ptindx="FB6_1"/><eq_pterm ptindx="FB6_2"/><eq_pterm ptindx="FB6_3"/></macrocell><fbinput id="FB6_I1" signal="Bus_Select"/><fbinput id="FB6_I2" signal="RD"/><fbinput id="FB6_I3" signal="SA10_SPECSIG"/><fbinput id="FB6_I4" signal="SA11_SPECSIG"/><fbinput id="FB6_I5" signal="SA12_SPECSIG"/><fbinput id="FB6_I6" signal="SA13_SPECSIG"/><fbinput id="FB6_I7" signal="SA14_SPECSIG"/><fbinput id="FB6_I8" signal="SA15_SPECSIG"/><fbinput id="FB6_I9" signal="SA8_SPECSIG"/><fbinput id="FB6_I10" signal="SA9_SPECSIG"/><fbinput id="FB6_I11" signal="SystemStatus"/><fbinput id="FB6_I12" signal="U2_ADDR_reg0_SPECSIG"/><fbinput id="FB6_I13" signal="U2_ADDR_reg1_SPECSIG"/><fbinput id="FB6_I14" signal="U2_ADDR_reg2_SPECSIG"/><fbinput id="FB6_I15" signal="U2_ADDR_reg3_SPECSIG"/><fbinput id="FB6_I16" signal="U2_ADDR_reg4_SPECSIG"/><fbinput id="FB6_I17" signal="U2_ADDR_reg5_SPECSIG"/><fbinput id="FB6_I18" signal="U2_ADDR_reg6_SPECSIG"/><fbinput id="FB6_I19" signal="U2_ADDR_reg7_SPECSIG"/><fbinput id="FB6_I20" signal="U2_Enable_AD"/><fbinput id="FB6_I21" signal="U3_PC104reg0_SPECSIG"/><fbinput id="FB6_I22" signal="U3_PC104reg1_SPECSIG"/><fbinput id="FB6_I23" signal="U3_PC104reg2_SPECSIG"/><fbinput id="FB6_I24" signal="U3_PC104reg3_SPECSIG"/><fbinput id="FB6_I25" signal="U3_PC104reg4_SPECSIG"/><fbinput id="FB6_I26" signal="U3_PC104reg5_SPECSIG"/><fbinput id="FB6_I27" signal="U3_PC104reg6_SPECSIG"/><fbinput id="FB6_I28" signal="U3_PC104reg7_SPECSIG"/><fbinput id="FB6_I29" signal="U7_U3_counterr0_SPECSIG"/><fbinput id="FB6_I30" signal="UCS"/><fbinput id="FB6_I31" fbk="PIN" signal="UD0PIN_SPECSIG"/><fbinput id="FB6_I32" signal="UINT"/><fbinput id="FB6_I33" signal="UIOR"/><fbinput id="FB6_I34" signal="WR"/><PAL><pterm id="FB6_0"><signal id="U2_Enable_AD"/></pterm><pterm id="FB6_1"><signal id="SystemStatus" negated="ON"/><signal id="WR"/><signal id="RD" negated="ON"/><signal id="U2_ADDR_reg0_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG"/><signal id="U2_ADDR_reg1_SPECSIG"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/></pterm><pterm id="FB6_2"><signal id="WR"/><signal id="RD" negated="ON"/><signal id="U2_ADDR_reg0_SPECSIG"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg1_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="UINT"/></pterm><pterm id="FB6_3"><signal id="WR"/><signal id="RD" negated="ON"/><signal id="U2_ADDR_reg0_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg1_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="U7_U3_counterr0_SPECSIG" negated="ON"/></pterm><pterm id="FB6_4"><signal id="Bus_Select" negated="ON"/><signal id="UD0PIN_SPECSIG" negated="ON"/><signal id="UCS" negated="ON"/><signal id="UIOR" negated="ON"/></pterm><pterm id="FB6_5"><signal id="SA8_SPECSIG" negated="ON"/><signal id="U3_PC104reg0_SPECSIG"/></pterm><pterm id="FB6_6"><signal id="SA8_SPECSIG"/><signal id="U3_PC104reg0_SPECSIG" negated="ON"/></pterm><pterm id="FB6_7"><signal id="SA9_SPECSIG" negated="ON"/><signal id="U3_PC104reg1_SPECSIG"/></pterm><pterm id="FB6_8"><signal id="SA9_SPECSIG"/><signal id="U3_PC104reg1_SPECSIG" negated="ON"/></pterm><pterm id="FB6_9"><signal id="SA10_SPECSIG" negated="ON"/><signal id="U3_PC104reg2_SPECSIG"/></pterm><pterm id="FB6_10"><signal id="SA10_SPECSIG"/><signal id="U3_PC104reg2_SPECSIG" negated="ON"/></pterm><pterm id="FB6_11"><signal id="SA11_SPECSIG" negated="ON"/><signal id="U3_PC104reg3_SPECSIG"/></pterm><pterm id="FB6_12"><signal id="SA11_SPECSIG"/><signal id="U3_PC104reg3_SPECSIG" negated="ON"/></pterm><pterm id="FB6_13"><signal id="SA12_SPECSIG" negated="ON"/><signal id="U3_PC104reg4_SPECSIG"/></pterm><pterm id="FB6_14"><signal id="SA12_SPECSIG"/><signal id="U3_PC104reg4_SPECSIG" negated="ON"/></pterm><pterm id="FB6_15"><signal id="SA13_SPECSIG" negated="ON"/><signal id="U3_PC104reg5_SPECSIG"/></pterm><pterm id="FB6_16"><signal id="SA13_SPECSIG"/><signal id="U3_PC104reg5_SPECSIG" negated="ON"/></pterm><pterm id="FB6_17"><signal id="SA14_SPECSIG" negated="ON"/><signal id="U3_PC104reg6_SPECSIG"/></pterm><pterm id="FB6_18"><signal id="SA14_SPECSIG"/><signal id="U3_PC104reg6_SPECSIG" negated="ON"/></pterm><pterm id="FB6_19"><signal id="SA15_SPECSIG" negated="ON"/><signal id="U3_PC104reg7_SPECSIG"/></pterm><pterm id="FB6_20"><signal id="SA15_SPECSIG"/><signal id="U3_PC104reg7_SPECSIG" negated="ON"/></pterm></PAL><equation id="U3_Mcompar__n0011__n0014"><d2><eq_pterm ptindx="FB6_6"/><eq_pterm ptindx="FB6_5"/><eq_pterm ptindx="FB6_8"/><eq_pterm ptindx="FB6_7"/><eq_pterm ptindx="FB6_10"/><eq_pterm ptindx="FB6_9"/><eq_pterm ptindx="FB6_12"/><eq_pterm ptindx="FB6_11"/><eq_pterm ptindx="FB6_14"/><eq_pterm ptindx="FB6_13"/><eq_pterm ptindx="FB6_16"/><eq_pterm ptindx="FB6_15"/><eq_pterm ptindx="FB6_18"/><eq_pterm ptindx="FB6_17"/><eq_pterm ptindx="FB6_20"/><eq_pterm ptindx="FB6_19"/></d2></equation><equation id="AD0_SPECSIG" negated="ON"><d2><eq_pterm ptindx="FB6_4"/><eq_pterm ptindx="FB6_1"/><eq_pterm ptindx="FB6_2"/><eq_pterm ptindx="FB6_3"/></d2><oe><eq_pterm ptindx="FB6_0"/></oe></equation></fblock><fblock id="FB7" pinUse="5"><macrocell id="FB7_MC1" pin="FB7_MC1_PIN80" sigUse="13" signal="PD7_SPECSIG"><eq_pterm ptindx="FB7_9"/><eq_pterm ptindx="FB7_10"/><eq_pterm ptindx="FB7_11"/></macrocell><macrocell id="FB7_MC2" pin="FB7_MC2_PIN79" sigUse="13" signal="SystemEN"><eq_pterm ptindx="FB7_12"/><eq_pterm ptindx="FB7_13"/><eq_pterm ptindx="FB7_14"/></macrocell><macrocell id="FB7_MC3" pin="FB7_MC3_PIN78" sigUse="13" signal="CameraEN"><eq_pterm ptindx="FB7_3"/><eq_pterm ptindx="FB7_4"/><eq_pterm ptindx="FB7_5"/></macrocell><macrocell id="FB7_MC4" pin="FB7_MC4_PIN77" sigUse="13" signal="ModemEN"><eq_pterm ptindx="FB7_6"/><eq_pterm ptindx="FB7_7"/><eq_pterm ptindx="FB7_8"/></macrocell><macrocell id="FB7_MC5"/><macrocell id="FB7_MC6"/><macrocell id="FB7_MC7"/><macrocell id="FB7_MC8"/><macrocell id="FB7_MC9"/><macrocell id="FB7_MC10"/><macrocell id="FB7_MC11"/><macrocell id="FB7_MC12"/><macrocell id="FB7_MC13"/><macrocell id="FB7_MC14"/><macrocell id="FB7_MC15" pin="FB7_MC15_PIN75" sigUse="13" signal="AM0EN"><eq_pterm ptindx="FB7_0"/><eq_pterm ptindx="FB7_1"/><eq_pterm ptindx="FB7_2"/></macrocell><macrocell id="FB7_MC16"/><fbinput id="FB7_I1" fbk="PIN" signal="AD0PIN_SPECSIG"/><fbinput id="FB7_I2" fbk="PIN" signal="AD2PIN_SPECSIG"/><fbinput id="FB7_I3" fbk="PIN" signal="AD3PIN_SPECSIG"/><fbinput id="FB7_I4" fbk="PIN" signal="AD7PIN_SPECSIG"/><fbinput id="FB7_I5" signal="AM0EN"/><fbinput id="FB7_I6" signal="CPLD_Reset"/><fbinput id="FB7_I7" signal="CameraEN"/><fbinput id="FB7_I8" signal="ModemEN"/><fbinput id="FB7_I9" signal="PD7_SPECSIG"/><fbinput id="FB7_I10" signal="RD"/><fbinput id="FB7_I11" signal="SystemEN"/><fbinput id="FB7_I12" signal="U2_ADDR_reg0_SPECSIG"/><fbinput id="FB7_I13" signal="U2_ADDR_reg1_SPECSIG"/><fbinput id="FB7_I14" signal="U2_ADDR_reg2_SPECSIG"/><fbinput id="FB7_I15" signal="U2_ADDR_reg3_SPECSIG"/><fbinput id="FB7_I16" signal="U2_ADDR_reg4_SPECSIG"/><fbinput id="FB7_I17" signal="U2_ADDR_reg5_SPECSIG"/><fbinput id="FB7_I18" signal="U2_ADDR_reg6_SPECSIG"/><fbinput id="FB7_I19" signal="U2_ADDR_reg7_SPECSIG"/><fbinput id="FB7_I20" signal="WR"/><PAL><pterm id="FB7_0"><signal id="CPLD_Reset" negated="ON"/><signal id="AM0EN"/></pterm><pterm id="FB7_1"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG"/><signal id="U2_ADDR_reg1_SPECSIG"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="AD3PIN_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="AM0EN"/></pterm><pterm id="FB7_2"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG" negated="ON"/><signal id="CPLD_Reset"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG"/><signal id="U2_ADDR_reg1_SPECSIG"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="AD3PIN_SPECSIG"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="AM0EN" negated="ON"/></pterm><pterm id="FB7_3"><signal id="CPLD_Reset" negated="ON"/><signal id="CameraEN"/></pterm><pterm id="FB7_4"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG"/><signal id="AD2PIN_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg1_SPECSIG"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="CameraEN"/></pterm><pterm id="FB7_5"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG" negated="ON"/><signal id="CPLD_Reset"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG"/><signal id="AD2PIN_SPECSIG"/><signal id="U2_ADDR_reg1_SPECSIG"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="CameraEN" negated="ON"/></pterm><pterm id="FB7_6"><signal id="CPLD_Reset" negated="ON"/><signal id="ModemEN"/></pterm><pterm id="FB7_7"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG"/><signal id="U2_ADDR_reg1_SPECSIG"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="AD7PIN_SPECSIG" negated="ON"/><signal id="ModemEN"/></pterm><pterm id="FB7_8"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG" negated="ON"/><signal id="CPLD_Reset"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG"/><signal id="U2_ADDR_reg1_SPECSIG"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="AD7PIN_SPECSIG"/><signal id="ModemEN" negated="ON"/></pterm><pterm id="FB7_9"><signal id="CPLD_Reset" negated="ON"/><signal id="PD7_SPECSIG"/></pterm><pterm id="FB7_10"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG"/><signal id="U2_ADDR_reg1_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="AD7PIN_SPECSIG" negated="ON"/><signal id="PD7_SPECSIG"/></pterm><pterm id="FB7_11"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG"/><signal id="CPLD_Reset"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG"/><signal id="U2_ADDR_reg1_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="AD7PIN_SPECSIG"/><signal id="PD7_SPECSIG" negated="ON"/></pterm><pterm id="FB7_12"><signal id="CPLD_Reset" negated="ON"/><signal id="SystemEN"/></pterm><pterm id="FB7_13"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG" negated="ON"/><signal id="AD0PIN_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG"/><signal id="U2_ADDR_reg1_SPECSIG"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="SystemEN"/></pterm><pterm id="FB7_14"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG" negated="ON"/><signal id="CPLD_Reset"/><signal id="AD0PIN_SPECSIG"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG"/><signal id="U2_ADDR_reg1_SPECSIG"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="SystemEN" negated="ON"/></pterm></PAL><equation id="PD7_SPECSIG" regUse="T"><d2><eq_pterm ptindx="FB7_9"/><eq_pterm ptindx="FB7_10"/><eq_pterm ptindx="FB7_11"/></d2><clk negated="ON"><fastsig signal="SMCLK"/></clk><prld ptindx="GND"/></equation><equation id="SystemEN" regUse="T"><d2><eq_pterm ptindx="FB7_12"/><eq_pterm ptindx="FB7_13"/><eq_pterm ptindx="FB7_14"/></d2><clk negated="ON"><fastsig signal="SMCLK"/></clk><prld ptindx="GND"/></equation><equation id="CameraEN" regUse="T"><d2><eq_pterm ptindx="FB7_3"/><eq_pterm ptindx="FB7_4"/><eq_pterm ptindx="FB7_5"/></d2><clk negated="ON"><fastsig signal="SMCLK"/></clk><prld ptindx="GND"/></equation><equation id="ModemEN" regUse="T"><d2><eq_pterm ptindx="FB7_6"/><eq_pterm ptindx="FB7_7"/><eq_pterm ptindx="FB7_8"/></d2><clk negated="ON"><fastsig signal="SMCLK"/></clk><prld ptindx="GND"/></equation><equation id="AM0EN" regUse="T"><d2><eq_pterm ptindx="FB7_0"/><eq_pterm ptindx="FB7_1"/><eq_pterm ptindx="FB7_2"/></d2><clk negated="ON"><fastsig signal="SMCLK"/></clk><prld ptindx="GND"/></equation></fblock><fblock id="FB8" pinUse="4"><macrocell id="FB8_MC1" pin="FB8_MC1_PIN70" sigUse="13" signal="DwarfEN"><eq_pterm ptindx="FB8_6"/><eq_pterm ptindx="FB8_7"/><eq_pterm ptindx="FB8_8"/></macrocell><macrocell id="FB8_MC2" pin="FB8_MC2_PIN71" sigUse="13" signal="ExternalEN"><eq_pterm ptindx="FB8_9"/><eq_pterm ptindx="FB8_10"/><eq_pterm ptindx="FB8_11"/></macrocell><macrocell id="FB8_MC3" pin="FB8_MC3_PIN72" sigUse="13" signal="AM2EN"><eq_pterm ptindx="FB8_3"/><eq_pterm ptindx="FB8_4"/><eq_pterm ptindx="FB8_5"/></macrocell><macrocell id="FB8_MC4"/><macrocell id="FB8_MC5"/><macrocell id="FB8_MC6"/><macrocell id="FB8_MC7"/><macrocell id="FB8_MC8"/><macrocell id="FB8_MC9"/><macrocell id="FB8_MC10"/><macrocell id="FB8_MC11"/><macrocell id="FB8_MC12"/><macrocell id="FB8_MC13"/><macrocell id="FB8_MC14"/><macrocell id="FB8_MC15"/><macrocell id="FB8_MC16" pin="FB8_MC16_PIN74" sigUse="13" signal="AM1EN"><eq_pterm ptindx="FB8_0"/><eq_pterm ptindx="FB8_1"/><eq_pterm ptindx="FB8_2"/></macrocell><fbinput id="FB8_I1" fbk="PIN" signal="AD1PIN_SPECSIG"/><fbinput id="FB8_I2" fbk="PIN" signal="AD4PIN_SPECSIG"/><fbinput id="FB8_I3" fbk="PIN" signal="AD5PIN_SPECSIG"/><fbinput id="FB8_I4" fbk="PIN" signal="AD6PIN_SPECSIG"/><fbinput id="FB8_I5" signal="AM1EN"/><fbinput id="FB8_I6" signal="AM2EN"/><fbinput id="FB8_I7" signal="CPLD_Reset"/><fbinput id="FB8_I8" signal="DwarfEN"/><fbinput id="FB8_I9" signal="ExternalEN"/><fbinput id="FB8_I10" signal="RD"/><fbinput id="FB8_I11" signal="U2_ADDR_reg0_SPECSIG"/><fbinput id="FB8_I12" signal="U2_ADDR_reg1_SPECSIG"/><fbinput id="FB8_I13" signal="U2_ADDR_reg2_SPECSIG"/><fbinput id="FB8_I14" signal="U2_ADDR_reg3_SPECSIG"/><fbinput id="FB8_I15" signal="U2_ADDR_reg4_SPECSIG"/><fbinput id="FB8_I16" signal="U2_ADDR_reg5_SPECSIG"/><fbinput id="FB8_I17" signal="U2_ADDR_reg6_SPECSIG"/><fbinput id="FB8_I18" signal="U2_ADDR_reg7_SPECSIG"/><fbinput id="FB8_I19" signal="WR"/><PAL><pterm id="FB8_0"><signal id="CPLD_Reset" negated="ON"/><signal id="AM1EN"/></pterm><pterm id="FB8_1"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="AD4PIN_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG"/><signal id="U2_ADDR_reg1_SPECSIG"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="AM1EN"/></pterm><pterm id="FB8_2"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG" negated="ON"/><signal id="CPLD_Reset"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="AD4PIN_SPECSIG"/><signal id="U2_ADDR_reg2_SPECSIG"/><signal id="U2_ADDR_reg1_SPECSIG"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="AM1EN" negated="ON"/></pterm><pterm id="FB8_3"><signal id="CPLD_Reset" negated="ON"/><signal id="AM2EN"/></pterm><pterm id="FB8_4"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG"/><signal id="U2_ADDR_reg1_SPECSIG"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="AD5PIN_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="AM2EN"/></pterm><pterm id="FB8_5"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG" negated="ON"/><signal id="CPLD_Reset"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG"/><signal id="U2_ADDR_reg1_SPECSIG"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="AD5PIN_SPECSIG"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="AM2EN" negated="ON"/></pterm><pterm id="FB8_6"><signal id="CPLD_Reset" negated="ON"/><signal id="DwarfEN"/></pterm><pterm id="FB8_7"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG"/><signal id="U2_ADDR_reg1_SPECSIG"/><signal id="AD1PIN_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="DwarfEN"/></pterm><pterm id="FB8_8"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG" negated="ON"/><signal id="CPLD_Reset"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG"/><signal id="U2_ADDR_reg1_SPECSIG"/><signal id="AD1PIN_SPECSIG"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="DwarfEN" negated="ON"/></pterm><pterm id="FB8_9"><signal id="CPLD_Reset" negated="ON"/><signal id="ExternalEN"/></pterm><pterm id="FB8_10"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG"/><signal id="U2_ADDR_reg1_SPECSIG"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="AD6PIN_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="ExternalEN"/></pterm><pterm id="FB8_11"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG" negated="ON"/><signal id="CPLD_Reset"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG"/><signal id="U2_ADDR_reg1_SPECSIG"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="AD6PIN_SPECSIG"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="ExternalEN" negated="ON"/></pterm></PAL><equation id="DwarfEN" regUse="T"><d2><eq_pterm ptindx="FB8_6"/><eq_pterm ptindx="FB8_7"/><eq_pterm ptindx="FB8_8"/></d2><clk negated="ON"><fastsig signal="SMCLK"/></clk><prld ptindx="GND"/></equation><equation id="ExternalEN" regUse="T"><d2><eq_pterm ptindx="FB8_9"/><eq_pterm ptindx="FB8_10"/><eq_pterm ptindx="FB8_11"/></d2><clk negated="ON"><fastsig signal="SMCLK"/></clk><prld ptindx="GND"/></equation><equation id="AM2EN" regUse="T"><d2><eq_pterm ptindx="FB8_3"/><eq_pterm ptindx="FB8_4"/><eq_pterm ptindx="FB8_5"/></d2><clk negated="ON"><fastsig signal="SMCLK"/></clk><prld ptindx="GND"/></equation><equation id="AM1EN" regUse="T"><d2><eq_pterm ptindx="FB8_0"/><eq_pterm ptindx="FB8_1"/><eq_pterm ptindx="FB8_2"/></d2><clk negated="ON"><fastsig signal="SMCLK"/></clk><prld ptindx="GND"/></equation></fblock><fblock id="FB9" pinUse="2"><macrocell id="FB9_MC1" pin="FB9_MC1_PIN122" sigUse="7" signal="UAD7_SPECSIG"><eq_pterm ptindx="FB9_8"/><eq_pterm ptindx="FB9_3"/><eq_pterm ptindx="FB9_2"/></macrocell><macrocell id="FB9_MC2"/><macrocell id="FB9_MC3" pin="FB9_MC3_PIN121"/><macrocell id="FB9_MC4"/><macrocell id="FB9_MC5" pin="FB9_MC5_PIN120" sigUse="6" signal="UAD6_SPECSIG"><eq_pterm ptindx="FB9_16"/><eq_pterm ptindx="FB9_0"/><eq_pterm ptindx="FB9_1"/></macrocell><macrocell id="FB9_MC6"/><macrocell id="FB9_MC7"/><macrocell id="FB9_MC8"/><macrocell id="FB9_MC9"/><macrocell id="FB9_MC10"/><macrocell id="FB9_MC11"/><macrocell id="FB9_MC12"/><macrocell id="FB9_MC13"/><macrocell id="FB9_MC14"/><macrocell id="FB9_MC15"/><macrocell id="FB9_MC16"/><fbinput id="FB9_I1" signal="Bus_Select"/><fbinput id="FB9_I2" signal="SA6_SPECSIG"/><fbinput id="FB9_I3" signal="SA7_SPECSIG"/><fbinput id="FB9_I4" signal="U2_ADDR_reg4_SPECSIG"/><fbinput id="FB9_I5" signal="U2_ADDR_reg5_SPECSIG"/><fbinput id="FB9_I6" signal="U2_ADDR_reg6_SPECSIG"/><fbinput id="FB9_I7" signal="U2_ADDR_reg7_SPECSIG"/><fbinput id="FB9_I8" signal="U3_Mcompar__n0011__n0014"/><PAL><pterm id="FB9_0"><signal id="U2_ADDR_reg4_SPECSIG"/><signal id="U2_ADDR_reg5_SPECSIG"/><signal id="Bus_Select" negated="ON"/></pterm><pterm id="FB9_1"><signal id="Bus_Select"/><signal id="U3_Mcompar__n0011__n0014" negated="ON"/><signal id="SA6_SPECSIG"/></pterm><pterm id="FB9_2"><signal id="U2_ADDR_reg4_SPECSIG"/><signal id="U2_ADDR_reg5_SPECSIG"/><signal id="U2_ADDR_reg6_SPECSIG"/><signal id="Bus_Select" negated="ON"/></pterm><pterm id="FB9_3"><signal id="Bus_Select"/><signal id="U3_Mcompar__n0011__n0014" negated="ON"/><signal id="SA7_SPECSIG"/></pterm><pterm id="FB9_8"><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="Bus_Select" negated="ON"/></pterm><pterm id="FB9_16"><signal id="U2_ADDR_reg6_SPECSIG"/><signal id="Bus_Select" negated="ON"/></pterm></PAL><equation id="UAD7_SPECSIG"><d1><eq_pterm ptindx="FB9_8"/></d1><d2><eq_pterm ptindx="FB9_3"/><eq_pterm ptindx="FB9_2"/></d2></equation><equation id="UAD6_SPECSIG"><d1><eq_pterm ptindx="FB9_16"/></d1><d2><eq_pterm ptindx="FB9_0"/><eq_pterm ptindx="FB9_1"/></d2></equation></fblock><fblock id="FB10" pinUse="3"><macrocell id="FB10_MC1"/><macrocell id="FB10_MC2"/><macrocell id="FB10_MC3" pin="FB10_MC3_PIN131"/><macrocell id="FB10_MC4" pin="FB10_MC4_PIN132" sigUse="4" signal="UIOR"><eq_pterm ptindx="FB10_0"/><eq_pterm ptindx="FB10_1"/></macrocell><macrocell id="FB10_MC5"/><macrocell id="FB10_MC6"/><macrocell id="FB10_MC7"/><macrocell id="FB10_MC8"/><macrocell id="FB10_MC9"/><macrocell id="FB10_MC10"/><macrocell id="FB10_MC11"/><macrocell id="FB10_MC12"/><macrocell id="FB10_MC13"/><macrocell id="FB10_MC14"/><macrocell id="FB10_MC15" pin="FB10_MC15_PIN133"/><macrocell id="FB10_MC16" pin="FB10_MC16_PIN134" sigUse="4" signal="UIOW"><eq_pterm ptindx="FB10_2"/><eq_pterm ptindx="FB10_3"/></macrocell><fbinput id="FB10_I1" signal="Bus_Select"/><fbinput id="FB10_I2" signal="IORD"/><fbinput id="FB10_I3" signal="IOWR"/><fbinput id="FB10_I4" signal="RD"/><fbinput id="FB10_I5" signal="UCS"/><fbinput id="FB10_I6" signal="WR"/><PAL><pterm id="FB10_0"><signal id="RD" negated="ON"/><signal id="Bus_Select" negated="ON"/><signal id="UCS" negated="ON"/></pterm><pterm id="FB10_1"><signal id="Bus_Select"/><signal id="UCS" negated="ON"/><signal id="IORD" negated="ON"/></pterm><pterm id="FB10_2"><signal id="WR" negated="ON"/><signal id="Bus_Select" negated="ON"/><signal id="UCS" negated="ON"/></pterm><pterm id="FB10_3"><signal id="Bus_Select"/><signal id="UCS" negated="ON"/><signal id="IOWR" negated="ON"/></pterm></PAL><equation id="UIOR" negated="ON"><d2><eq_pterm ptindx="FB10_0"/><eq_pterm ptindx="FB10_1"/></d2></equation><equation id="UIOW" negated="ON"><d2><eq_pterm ptindx="FB10_2"/><eq_pterm ptindx="FB10_3"/></d2></equation></fblock><fblock id="FB11" pinUse="3"><macrocell id="FB11_MC1"/><macrocell id="FB11_MC2"/><macrocell id="FB11_MC3"/><macrocell id="FB11_MC4"/><macrocell id="FB11_MC5" pin="FB11_MC5_PIN117" sigUse="4" signal="UAD3_SPECSIG"><eq_pterm ptindx="FB11_0"/><eq_pterm ptindx="FB11_1"/></macrocell><macrocell id="FB11_MC6"/><macrocell id="FB11_MC7"/><macrocell id="FB11_MC8"/><macrocell id="FB11_MC9"/><macrocell id="FB11_MC10"/><macrocell id="FB11_MC11"/><macrocell id="FB11_MC12"/><macrocell id="FB11_MC13"/><macrocell id="FB11_MC14"/><macrocell id="FB11_MC15" pin="FB11_MC15_PIN118" sigUse="4" signal="UAD4_SPECSIG"><eq_pterm ptindx="FB11_2"/><eq_pterm ptindx="FB11_3"/></macrocell><macrocell id="FB11_MC16" pin="FB11_MC16_PIN119" sigUse="5" signal="UAD5_SPECSIG"><eq_pterm ptindx="FB11_5"/><eq_pterm ptindx="FB11_4"/><eq_pterm ptindx="FB11_6"/></macrocell><fbinput id="FB11_I1" signal="Bus_Select"/><fbinput id="FB11_I2" signal="SA3_SPECSIG"/><fbinput id="FB11_I3" signal="SA4_SPECSIG"/><fbinput id="FB11_I4" signal="SA5_SPECSIG"/><fbinput id="FB11_I5" signal="U2_ADDR_reg3_SPECSIG"/><fbinput id="FB11_I6" signal="U2_ADDR_reg4_SPECSIG"/><fbinput id="FB11_I7" signal="U2_ADDR_reg5_SPECSIG"/><fbinput id="FB11_I8" signal="U3_Mcompar__n0011__n0014"/><PAL><pterm id="FB11_0"><signal id="U2_ADDR_reg3_SPECSIG"/><signal id="Bus_Select" negated="ON"/></pterm><pterm id="FB11_1"><signal id="Bus_Select"/><signal id="U3_Mcompar__n0011__n0014" negated="ON"/><signal id="SA3_SPECSIG"/></pterm><pterm id="FB11_2"><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="Bus_Select" negated="ON"/></pterm><pterm id="FB11_3"><signal id="Bus_Select"/><signal id="U3_Mcompar__n0011__n0014" negated="ON"/><signal id="SA4_SPECSIG"/></pterm><pterm id="FB11_4"><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG"/><signal id="Bus_Select" negated="ON"/></pterm><pterm id="FB11_5"><signal id="U2_ADDR_reg4_SPECSIG"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="Bus_Select" negated="ON"/></pterm><pterm id="FB11_6"><signal id="Bus_Select"/><signal id="U3_Mcompar__n0011__n0014" negated="ON"/><signal id="SA5_SPECSIG"/></pterm></PAL><equation id="UAD3_SPECSIG"><d2><eq_pterm ptindx="FB11_0"/><eq_pterm ptindx="FB11_1"/></d2></equation><equation id="UAD4_SPECSIG"><d2><eq_pterm ptindx="FB11_2"/><eq_pterm ptindx="FB11_3"/></d2></equation><equation id="UAD5_SPECSIG"><d2><eq_pterm ptindx="FB11_5"/><eq_pterm ptindx="FB11_4"/><eq_pterm ptindx="FB11_6"/></d2></equation></fblock><fblock id="FB12" pinUse="4"><macrocell id="FB12_MC1" pin="FB12_MC1_PIN139" sigUse="5" signal="UD3_SPECSIG"><eq_pterm ptindx="FB12_6"/><eq_pterm ptindx="FB12_7"/></macrocell><macrocell id="FB12_MC2"/><macrocell id="FB12_MC3" pin="FB12_MC3_PIN138" sigUse="5" signal="UD2_SPECSIG"><eq_pterm ptindx="FB12_4"/><eq_pterm ptindx="FB12_5"/></macrocell><macrocell id="FB12_MC4" pin="FB12_MC4_PIN137" sigUse="5" signal="UD1_SPECSIG"><eq_pterm ptindx="FB12_2"/><eq_pterm ptindx="FB12_3"/></macrocell><macrocell id="FB12_MC5"/><macrocell id="FB12_MC6"/><macrocell id="FB12_MC7"/><macrocell id="FB12_MC8"/><macrocell id="FB12_MC9"/><macrocell id="FB12_MC10"/><macrocell id="FB12_MC11"/><macrocell id="FB12_MC12"/><macrocell id="FB12_MC13" pin="FB12_MC13_PIN136" sigUse="5" signal="UD0_SPECSIG"><eq_pterm ptindx="FB12_0"/><eq_pterm ptindx="FB12_1"/></macrocell><macrocell id="FB12_MC14"/><macrocell id="FB12_MC15"/><macrocell id="FB12_MC16"/><fbinput id="FB12_I1" fbk="PIN" signal="AD0PIN_SPECSIG"/><fbinput id="FB12_I2" fbk="PIN" signal="AD1PIN_SPECSIG"/><fbinput id="FB12_I3" fbk="PIN" signal="AD2PIN_SPECSIG"/><fbinput id="FB12_I4" fbk="PIN" signal="AD3PIN_SPECSIG"/><fbinput id="FB12_I5" signal="Bus_Select"/><fbinput id="FB12_I6" fbk="PIN" signal="SD0PIN_SPECSIG"/><fbinput id="FB12_I7" fbk="PIN" signal="SD1PIN_SPECSIG"/><fbinput id="FB12_I8" fbk="PIN" signal="SD2PIN_SPECSIG"/><fbinput id="FB12_I9" fbk="PIN" signal="SD3PIN_SPECSIG"/><fbinput id="FB12_I10" signal="UCS"/><fbinput id="FB12_I11" signal="UIOW"/><PAL><pterm id="FB12_0"><signal id="AD0PIN_SPECSIG"/><signal id="Bus_Select" negated="ON"/><signal id="UCS" negated="ON"/><signal id="UIOW" negated="ON"/></pterm><pterm id="FB12_1"><signal id="Bus_Select"/><signal id="UCS" negated="ON"/><signal id="UIOW" negated="ON"/><signal id="SD0PIN_SPECSIG"/></pterm><pterm id="FB12_2"><signal id="AD1PIN_SPECSIG"/><signal id="Bus_Select" negated="ON"/><signal id="UCS" negated="ON"/><signal id="UIOW" negated="ON"/></pterm><pterm id="FB12_3"><signal id="Bus_Select"/><signal id="UCS" negated="ON"/><signal id="UIOW" negated="ON"/><signal id="SD1PIN_SPECSIG"/></pterm><pterm id="FB12_4"><signal id="AD2PIN_SPECSIG"/><signal id="Bus_Select" negated="ON"/><signal id="UCS" negated="ON"/><signal id="UIOW" negated="ON"/></pterm><pterm id="FB12_5"><signal id="Bus_Select"/><signal id="UCS" negated="ON"/><signal id="UIOW" negated="ON"/><signal id="SD2PIN_SPECSIG"/></pterm><pterm id="FB12_6"><signal id="AD3PIN_SPECSIG"/><signal id="Bus_Select" negated="ON"/><signal id="UCS" negated="ON"/><signal id="UIOW" negated="ON"/></pterm><pterm id="FB12_7"><signal id="Bus_Select"/><signal id="UCS" negated="ON"/><signal id="UIOW" negated="ON"/><signal id="SD3PIN_SPECSIG"/></pterm></PAL><equation id="UD3_SPECSIG"><d2><eq_pterm ptindx="FB12_6"/><eq_pterm ptindx="FB12_7"/></d2><oe><eq_pterm ptindx="FB1_7"/></oe></equation><equation id="UD2_SPECSIG"><d2><eq_pterm ptindx="FB12_4"/><eq_pterm ptindx="FB12_5"/></d2><oe><eq_pterm ptindx="FB1_7"/></oe></equation><equation id="UD1_SPECSIG"><d2><eq_pterm ptindx="FB12_2"/><eq_pterm ptindx="FB12_3"/></d2><oe><eq_pterm ptindx="FB1_7"/></oe></equation><equation id="UD0_SPECSIG"><d2><eq_pterm ptindx="FB12_0"/><eq_pterm ptindx="FB12_1"/></d2><oe><eq_pterm ptindx="FB1_7"/></oe></equation></fblock><fblock id="FB13" pinUse="5"><macrocell id="FB13_MC1" pin="FB13_MC1_PIN61"/><macrocell id="FB13_MC2"/><macrocell id="FB13_MC3" pin="FB13_MC3_PIN62"/><macrocell id="FB13_MC4" pin="FB13_MC4_PIN63"/><macrocell id="FB13_MC5"/><macrocell id="FB13_MC6"/><macrocell id="FB13_MC7"/><macrocell id="FB13_MC8"/><macrocell id="FB13_MC9"/><macrocell id="FB13_MC10"/><macrocell id="FB13_MC11"/><macrocell id="FB13_MC12"/><macrocell id="FB13_MC13"/><macrocell id="FB13_MC14" pin="FB13_MC14_PIN65"/><macrocell id="FB13_MC15"/><macrocell id="FB13_MC16" pin="FB13_MC16_PIN66"/><PAL/></fblock><fblock id="FB14" pinUse="5"><macrocell id="FB14_MC1"/><macrocell id="FB14_MC2" pin="FB14_MC2_PIN47" sigUse="22" signal="AD7_SPECSIG"><eq_pterm ptindx="FB14_9"/><eq_pterm ptindx="FB14_2"/><eq_pterm ptindx="FB14_5"/><eq_pterm ptindx="FB14_3"/><eq_pterm ptindx="FB14_7"/><eq_pterm ptindx="FB14_4"/><eq_pterm ptindx="FB14_6"/><eq_pterm ptindx="FB14_8"/><eq_pterm ptindx="FB14_1"/></macrocell><macrocell id="FB14_MC3" pin="FB14_MC3_PIN46" sigUse="18" signal="INT"><eq_pterm ptindx="FB14_11"/><eq_pterm ptindx="FB14_12"/><eq_pterm ptindx="FB14_13"/><eq_pterm ptindx="FB14_14"/><eq_pterm ptindx="FB14_15"/><eq_pterm ptindx="FB14_16"/><eq_pterm ptindx="FB14_17"/><eq_pterm ptindx="FB14_10"/><eq_pterm ptindx="FB14_18"/></macrocell><macrocell id="FB14_MC4"/><macrocell id="FB14_MC5"/><macrocell id="FB14_MC6"/><macrocell id="FB14_MC7"/><macrocell id="FB14_MC8"/><macrocell id="FB14_MC9"/><macrocell id="FB14_MC10"/><macrocell id="FB14_MC11"/><macrocell id="FB14_MC12"/><macrocell id="FB14_MC13" pin="FB14_MC13_PIN45" inreg="U2_ASedge" sigUse="0"/><macrocell id="FB14_MC14" pin="FB14_MC14_PIN44"/><macrocell id="FB14_MC15"/><macrocell id="FB14_MC16" pin="FB14_MC16_PIN43"/><fbinput id="FB14_I1" signal="AM0Status"/><fbinput id="FB14_I2" signal="AM1Status"/><fbinput id="FB14_I3" signal="AM2Status"/><fbinput id="FB14_I4" signal="Bus_Select"/><fbinput id="FB14_I5" signal="CameraStatus"/><fbinput id="FB14_I6" signal="ExternalStatus"/><fbinput id="FB14_I7" signal="ModemStatus"/><fbinput id="FB14_I8" signal="RD"/><fbinput id="FB14_I9" signal="SystemEN"/><fbinput id="FB14_I10" signal="SystemStatus"/><fbinput id="FB14_I11" signal="U2_ADDR_reg0_SPECSIG"/><fbinput id="FB14_I12" signal="U2_ADDR_reg1_SPECSIG"/><fbinput id="FB14_I13" signal="U2_ADDR_reg2_SPECSIG"/><fbinput id="FB14_I14" signal="U2_ADDR_reg3_SPECSIG"/><fbinput id="FB14_I15" signal="U2_ADDR_reg4_SPECSIG"/><fbinput id="FB14_I16" signal="U2_ADDR_reg5_SPECSIG"/><fbinput id="FB14_I17" signal="U2_ADDR_reg6_SPECSIG"/><fbinput id="FB14_I18" signal="U2_ADDR_reg7_SPECSIG"/><fbinput id="FB14_I19" signal="U2_Enable_AD"/><fbinput id="FB14_I20" signal="U7_U3_counterr0_SPECSIG"/><fbinput id="FB14_I21" signal="U7_U3_counterr1_SPECSIG"/><fbinput id="FB14_I22" signal="U7_U3_counterr2_SPECSIG"/><fbinput id="FB14_I23" signal="U7_U3_counterr3_SPECSIG"/><fbinput id="FB14_I24" signal="U7_U3_counterr4_SPECSIG"/><fbinput id="FB14_I25" signal="U7_U3_counterr5_SPECSIG"/><fbinput id="FB14_I26" signal="U8SLPYIE0_SPECSIG"/><fbinput id="FB14_I27" signal="U8SLPYIE1_SPECSIG"/><fbinput id="FB14_I28" signal="U8SLPYIE2_SPECSIG"/><fbinput id="FB14_I29" signal="UCS"/><fbinput id="FB14_I30" fbk="PIN" signal="UD7PIN_SPECSIG"/><fbinput id="FB14_I31" signal="UINT"/><fbinput id="FB14_I32" signal="UIOR"/><fbinput id="FB14_I33" signal="WR"/><PAL><pterm id="FB14_0"><signal id="U2_Enable_AD"/></pterm><pterm id="FB14_1"><signal id="WR"/><signal id="RD" negated="ON"/><signal id="U2_ADDR_reg0_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG"/><signal id="U2_ADDR_reg1_SPECSIG"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="ModemStatus" negated="ON"/></pterm><pterm id="FB14_2"><signal id="WR"/><signal id="RD" negated="ON"/><signal id="U2_ADDR_reg0_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg1_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/></pterm><pterm id="FB14_3"><signal id="WR"/><signal id="RD" negated="ON"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg1_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="U7_U3_counterr3_SPECSIG"/></pterm><pterm id="FB14_4"><signal id="WR"/><signal id="RD" negated="ON"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg1_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="U7_U3_counterr4_SPECSIG"/></pterm><pterm id="FB14_5"><signal id="WR"/><signal id="RD" negated="ON"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg1_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="U7_U3_counterr0_SPECSIG"/></pterm><pterm id="FB14_6"><signal id="WR"/><signal id="RD" negated="ON"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg1_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="U7_U3_counterr1_SPECSIG"/></pterm><pterm id="FB14_7"><signal id="WR"/><signal id="RD" negated="ON"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg1_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="U7_U3_counterr2_SPECSIG"/></pterm><pterm id="FB14_8"><signal id="WR"/><signal id="RD" negated="ON"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg1_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="U7_U3_counterr5_SPECSIG"/></pterm><pterm id="FB14_9"><signal id="Bus_Select" negated="ON"/><signal id="UCS" negated="ON"/><signal id="UIOR" negated="ON"/><signal id="UD7PIN_SPECSIG" negated="ON"/></pterm><pterm id="FB14_10"><signal id="UINT" negated="ON"/><signal id="SystemEN" negated="ON"/><signal id="U8SLPYIE0_SPECSIG"/></pterm><pterm id="FB14_11"><signal id="SystemStatus" negated="ON"/><signal id="U8SLPYIE1_SPECSIG"/></pterm><pterm id="FB14_12"><signal id="ModemStatus" negated="ON"/><signal id="U8SLPYIE1_SPECSIG"/></pterm><pterm id="FB14_13"><signal id="ExternalStatus" negated="ON"/><signal id="U8SLPYIE1_SPECSIG"/></pterm><pterm id="FB14_14"><signal id="CameraStatus" negated="ON"/><signal id="U8SLPYIE1_SPECSIG"/></pterm><pterm id="FB14_15"><signal id="AM2Status" negated="ON"/><signal id="U8SLPYIE1_SPECSIG"/></pterm><pterm id="FB14_16"><signal id="AM1Status" negated="ON"/><signal id="U8SLPYIE1_SPECSIG"/></pterm><pterm id="FB14_17"><signal id="AM0Status" negated="ON"/><signal id="U8SLPYIE1_SPECSIG"/></pterm><pterm id="FB14_18"><signal id="U7_U3_counterr0_SPECSIG" negated="ON"/><signal id="U7_U3_counterr3_SPECSIG" negated="ON"/><signal id="U7_U3_counterr2_SPECSIG" negated="ON"/><signal id="U7_U3_counterr4_SPECSIG" negated="ON"/><signal id="U7_U3_counterr1_SPECSIG" negated="ON"/><signal id="U7_U3_counterr5_SPECSIG" negated="ON"/><signal id="U8SLPYIE2_SPECSIG"/></pterm></PAL><equation id="AD7_SPECSIG" negated="ON"><d2><eq_pterm ptindx="FB14_9"/><eq_pterm ptindx="FB14_2"/><eq_pterm ptindx="FB14_5"/><eq_pterm ptindx="FB14_3"/><eq_pterm ptindx="FB14_7"/><eq_pterm ptindx="FB14_4"/><eq_pterm ptindx="FB14_6"/><eq_pterm ptindx="FB14_8"/><eq_pterm ptindx="FB14_1"/></d2><oe><eq_pterm ptindx="FB14_0"/></oe></equation><equation id="INT"><d2><eq_pterm ptindx="FB14_11"/><eq_pterm ptindx="FB14_12"/><eq_pterm ptindx="FB14_13"/><eq_pterm ptindx="FB14_14"/><eq_pterm ptindx="FB14_15"/><eq_pterm ptindx="FB14_16"/><eq_pterm ptindx="FB14_17"/><eq_pterm ptindx="FB14_10"/><eq_pterm ptindx="FB14_18"/></d2></equation><equation id="U2_ASedge"><inreg inputs="AS"/><clk negated="ON"><fastsig signal="SMCLK"/></clk><prld ptindx="GND"/></equation></fblock><fblock id="FB15" pinUse="4"><macrocell id="FB15_MC1"/><macrocell id="FB15_MC2"/><macrocell id="FB15_MC3" pin="FB15_MC3_PIN60" inreg="U7_U1Line_last_SPECSIG" sigUse="0"/><macrocell id="FB15_MC4"/><macrocell id="FB15_MC5" pin="FB15_MC5_PIN56" sigUse="23" signal="AD1_SPECSIG"><eq_pterm ptindx="FB15_3"/><eq_pterm ptindx="FB15_2"/><eq_pterm ptindx="FB15_1"/></macrocell><macrocell id="FB15_MC6"/><macrocell id="FB15_MC7"/><macrocell id="FB15_MC8"/><macrocell id="FB15_MC9"/><macrocell id="FB15_MC10"/><macrocell id="FB15_MC11"/><macrocell id="FB15_MC12"/><macrocell id="FB15_MC13" pin="FB15_MC13_PIN55" sigUse="17" signal="AD2_SPECSIG"><eq_pterm ptindx="FB15_7"/><eq_pterm ptindx="FB15_5"/><eq_pterm ptindx="FB15_6"/><eq_pterm ptindx="FB15_4"/></macrocell><macrocell id="FB15_MC14"/><macrocell id="FB15_MC15"/><macrocell id="FB15_MC16" pin="FB15_MC16_PIN54" sigUse="17" signal="AD3_SPECSIG"><eq_pterm ptindx="FB15_10"/><eq_pterm ptindx="FB15_5"/><eq_pterm ptindx="FB15_9"/><eq_pterm ptindx="FB15_8"/></macrocell><fbinput id="FB15_I1" signal="AM0Status"/><fbinput id="FB15_I2" signal="AM1Status"/><fbinput id="FB15_I3" signal="AM2Status"/><fbinput id="FB15_I4" signal="Bus_Select"/><fbinput id="FB15_I5" signal="CameraStatus"/><fbinput id="FB15_I6" signal="ExternalStatus"/><fbinput id="FB15_I7" signal="ModemStatus"/><fbinput id="FB15_I8" signal="RD"/><fbinput id="FB15_I9" signal="SystemStatus"/><fbinput id="FB15_I10" signal="U2_ADDR_reg0_SPECSIG"/><fbinput id="FB15_I11" signal="U2_ADDR_reg1_SPECSIG"/><fbinput id="FB15_I12" signal="U2_ADDR_reg2_SPECSIG"/><fbinput id="FB15_I13" signal="U2_ADDR_reg3_SPECSIG"/><fbinput id="FB15_I14" signal="U2_ADDR_reg4_SPECSIG"/><fbinput id="FB15_I15" signal="U2_ADDR_reg5_SPECSIG"/><fbinput id="FB15_I16" signal="U2_ADDR_reg6_SPECSIG"/><fbinput id="FB15_I17" signal="U2_ADDR_reg7_SPECSIG"/><fbinput id="FB15_I18" signal="U2_Enable_AD"/><fbinput id="FB15_I19" signal="U7_U3_counterr1_SPECSIG"/><fbinput id="FB15_I20" signal="U7_U3_counterr2_SPECSIG"/><fbinput id="FB15_I21" signal="U7_U3_counterr3_SPECSIG"/><fbinput id="FB15_I22" signal="UCS"/><fbinput id="FB15_I23" fbk="PIN" signal="UD1PIN_SPECSIG"/><fbinput id="FB15_I24" fbk="PIN" signal="UD2PIN_SPECSIG"/><fbinput id="FB15_I25" fbk="PIN" signal="UD3PIN_SPECSIG"/><fbinput id="FB15_I26" signal="UIOR"/><fbinput id="FB15_I27" signal="WR"/><PAL><pterm id="FB15_0"><signal id="U2_Enable_AD"/></pterm><pterm id="FB15_1"><signal id="SystemStatus"/><signal id="WR"/><signal id="RD" negated="ON"/><signal id="U2_ADDR_reg0_SPECSIG"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg1_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="ModemStatus"/><signal id="ExternalStatus"/><signal id="CameraStatus"/><signal id="AM2Status"/><signal id="AM1Status"/><signal id="AM0Status"/></pterm><pterm id="FB15_2"><signal id="WR"/><signal id="RD" negated="ON"/><signal id="U2_ADDR_reg0_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg1_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="U7_U3_counterr1_SPECSIG" negated="ON"/></pterm><pterm id="FB15_3"><signal id="Bus_Select" negated="ON"/><signal id="UCS" negated="ON"/><signal id="UIOR" negated="ON"/><signal id="UD1PIN_SPECSIG" negated="ON"/></pterm><pterm id="FB15_4"><signal id="WR"/><signal id="RD" negated="ON"/><signal id="U2_ADDR_reg0_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG"/><signal id="U2_ADDR_reg1_SPECSIG"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="CameraStatus" negated="ON"/></pterm><pterm id="FB15_5"><signal id="WR"/><signal id="RD" negated="ON"/><signal id="U2_ADDR_reg0_SPECSIG"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg1_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/></pterm><pterm id="FB15_6"><signal id="WR"/><signal id="RD" negated="ON"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg1_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="U7_U3_counterr2_SPECSIG" negated="ON"/></pterm><pterm id="FB15_7"><signal id="Bus_Select" negated="ON"/><signal id="UCS" negated="ON"/><signal id="UIOR" negated="ON"/><signal id="UD2PIN_SPECSIG" negated="ON"/></pterm><pterm id="FB15_8"><signal id="WR"/><signal id="RD" negated="ON"/><signal id="U2_ADDR_reg0_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG"/><signal id="U2_ADDR_reg1_SPECSIG"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="AM0Status" negated="ON"/></pterm><pterm id="FB15_9"><signal id="WR"/><signal id="RD" negated="ON"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg1_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="U7_U3_counterr3_SPECSIG" negated="ON"/></pterm><pterm id="FB15_10"><signal id="Bus_Select" negated="ON"/><signal id="UCS" negated="ON"/><signal id="UIOR" negated="ON"/><signal id="UD3PIN_SPECSIG" negated="ON"/></pterm></PAL><equation id="U7_U1Line_last_SPECSIG"><inreg inputs="SCLinc"/><clk negated="ON"><fastsig signal="SMCLK"/></clk><prld ptindx="GND"/></equation><equation id="AD1_SPECSIG" negated="ON"><d2><eq_pterm ptindx="FB15_3"/><eq_pterm ptindx="FB15_2"/><eq_pterm ptindx="FB15_1"/></d2><oe><eq_pterm ptindx="FB15_0"/></oe></equation><equation id="AD2_SPECSIG" negated="ON"><d2><eq_pterm ptindx="FB15_7"/><eq_pterm ptindx="FB15_5"/><eq_pterm ptindx="FB15_6"/><eq_pterm ptindx="FB15_4"/></d2><oe><eq_pterm ptindx="FB15_0"/></oe></equation><equation id="AD3_SPECSIG" negated="ON"><d2><eq_pterm ptindx="FB15_10"/><eq_pterm ptindx="FB15_5"/><eq_pterm ptindx="FB15_9"/><eq_pterm ptindx="FB15_8"/></d2><oe><eq_pterm ptindx="FB15_0"/></oe></equation></fblock><fblock id="FB16" pinUse="3"><macrocell id="FB16_MC1"/><macrocell id="FB16_MC2" pin="FB16_MC2_PIN48" sigUse="16" signal="AD6_SPECSIG"><eq_pterm ptindx="FB16_10"/><eq_pterm ptindx="FB16_9"/><eq_pterm ptindx="FB16_8"/></macrocell><macrocell id="FB16_MC3"/><macrocell id="FB16_MC4" pin="FB16_MC4_PIN49" sigUse="17" signal="AD5_SPECSIG"><eq_pterm ptindx="FB16_7"/><eq_pterm ptindx="FB16_2"/><eq_pterm ptindx="FB16_6"/><eq_pterm ptindx="FB16_5"/></macrocell><macrocell id="FB16_MC5"/><macrocell id="FB16_MC6"/><macrocell id="FB16_MC7"/><macrocell id="FB16_MC8"/><macrocell id="FB16_MC9"/><macrocell id="FB16_MC10"/><macrocell id="FB16_MC11"/><macrocell id="FB16_MC12"/><macrocell id="FB16_MC13"/><macrocell id="FB16_MC14"/><macrocell id="FB16_MC15"/><macrocell id="FB16_MC16" pin="FB16_MC16_PIN53" sigUse="17" signal="AD4_SPECSIG"><eq_pterm ptindx="FB16_4"/><eq_pterm ptindx="FB16_2"/><eq_pterm ptindx="FB16_3"/><eq_pterm ptindx="FB16_1"/></macrocell><fbinput id="FB16_I1" signal="AM1Status"/><fbinput id="FB16_I2" signal="AM2Status"/><fbinput id="FB16_I3" signal="Bus_Select"/><fbinput id="FB16_I4" signal="ExternalStatus"/><fbinput id="FB16_I5" signal="RD"/><fbinput id="FB16_I6" signal="U2_ADDR_reg0_SPECSIG"/><fbinput id="FB16_I7" signal="U2_ADDR_reg1_SPECSIG"/><fbinput id="FB16_I8" signal="U2_ADDR_reg2_SPECSIG"/><fbinput id="FB16_I9" signal="U2_ADDR_reg3_SPECSIG"/><fbinput id="FB16_I10" signal="U2_ADDR_reg4_SPECSIG"/><fbinput id="FB16_I11" signal="U2_ADDR_reg5_SPECSIG"/><fbinput id="FB16_I12" signal="U2_ADDR_reg6_SPECSIG"/><fbinput id="FB16_I13" signal="U2_ADDR_reg7_SPECSIG"/><fbinput id="FB16_I14" signal="U2_Enable_AD"/><fbinput id="FB16_I15" signal="U7_U3_counterr4_SPECSIG"/><fbinput id="FB16_I16" signal="U7_U3_counterr5_SPECSIG"/><fbinput id="FB16_I17" signal="UCS"/><fbinput id="FB16_I18" fbk="PIN" signal="UD4PIN_SPECSIG"/><fbinput id="FB16_I19" fbk="PIN" signal="UD5PIN_SPECSIG"/><fbinput id="FB16_I20" fbk="PIN" signal="UD6PIN_SPECSIG"/><fbinput id="FB16_I21" signal="UIOR"/><fbinput id="FB16_I22" signal="WR"/><PAL><pterm id="FB16_0"><signal id="U2_Enable_AD"/></pterm><pterm id="FB16_1"><signal id="WR"/><signal id="RD" negated="ON"/><signal id="U2_ADDR_reg0_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG"/><signal id="U2_ADDR_reg1_SPECSIG"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="AM1Status" negated="ON"/></pterm><pterm id="FB16_2"><signal id="WR"/><signal id="RD" negated="ON"/><signal id="U2_ADDR_reg0_SPECSIG"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg1_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/></pterm><pterm id="FB16_3"><signal id="WR"/><signal id="RD" negated="ON"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg1_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="U7_U3_counterr4_SPECSIG" negated="ON"/></pterm><pterm id="FB16_4"><signal id="Bus_Select" negated="ON"/><signal id="UCS" negated="ON"/><signal id="UIOR" negated="ON"/><signal id="UD4PIN_SPECSIG" negated="ON"/></pterm><pterm id="FB16_5"><signal id="WR"/><signal id="RD" negated="ON"/><signal id="U2_ADDR_reg0_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG"/><signal id="U2_ADDR_reg1_SPECSIG"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="AM2Status" negated="ON"/></pterm><pterm id="FB16_6"><signal id="WR"/><signal id="RD" negated="ON"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg1_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="U7_U3_counterr5_SPECSIG" negated="ON"/></pterm><pterm id="FB16_7"><signal id="Bus_Select" negated="ON"/><signal id="UCS" negated="ON"/><signal id="UIOR" negated="ON"/><signal id="UD5PIN_SPECSIG" negated="ON"/></pterm><pterm id="FB16_8"><signal id="WR"/><signal id="RD" negated="ON"/><signal id="U2_ADDR_reg0_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG"/><signal id="U2_ADDR_reg1_SPECSIG"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="ExternalStatus" negated="ON"/></pterm><pterm id="FB16_9"><signal id="WR"/><signal id="RD" negated="ON"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg1_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/></pterm><pterm id="FB16_10"><signal id="Bus_Select" negated="ON"/><signal id="UCS" negated="ON"/><signal id="UIOR" negated="ON"/><signal id="UD6PIN_SPECSIG" negated="ON"/></pterm></PAL><equation id="AD6_SPECSIG" negated="ON"><d2><eq_pterm ptindx="FB16_10"/><eq_pterm ptindx="FB16_9"/><eq_pterm ptindx="FB16_8"/></d2><oe><eq_pterm ptindx="FB16_0"/></oe></equation><equation id="AD5_SPECSIG" negated="ON"><d2><eq_pterm ptindx="FB16_7"/><eq_pterm ptindx="FB16_2"/><eq_pterm ptindx="FB16_6"/><eq_pterm ptindx="FB16_5"/></d2><oe><eq_pterm ptindx="FB16_0"/></oe></equation><equation id="AD4_SPECSIG" negated="ON"><d2><eq_pterm ptindx="FB16_4"/><eq_pterm ptindx="FB16_2"/><eq_pterm ptindx="FB16_3"/><eq_pterm ptindx="FB16_1"/></d2><oe><eq_pterm ptindx="FB16_0"/></oe></equation></fblock><fblock id="FB17" pinUse="5"><macrocell id="FB17_MC1"/><macrocell id="FB17_MC2"/><macrocell id="FB17_MC3" pin="FB17_MC3_PIN6"/><macrocell id="FB17_MC4" pin="FB17_MC4_PIN5"/><macrocell id="FB17_MC5" pin="FB17_MC5_PIN4"/><macrocell id="FB17_MC6"/><macrocell id="FB17_MC7"/><macrocell id="FB17_MC8"/><macrocell id="FB17_MC9"/><macrocell id="FB17_MC10"/><macrocell id="FB17_MC11"/><macrocell id="FB17_MC12"/><macrocell id="FB17_MC13"/><macrocell id="FB17_MC14"/><macrocell id="FB17_MC15" pin="FB17_MC15_PIN2"/><macrocell id="FB17_MC16" pin="FB17_MC16_PIN1"/><PAL/></fblock><fblock id="FB18" pinUse="6"><macrocell id="FB18_MC1" pin="FB18_MC1_PIN7"/><macrocell id="FB18_MC2" pin="FB18_MC2_PIN8"/><macrocell id="FB18_MC3" pin="FB18_MC3_PIN9"/><macrocell id="FB18_MC4" pin="FB18_MC4_PIN10"/><macrocell id="FB18_MC5"/><macrocell id="FB18_MC6"/><macrocell id="FB18_MC7"/><macrocell id="FB18_MC8"/><macrocell id="FB18_MC9"/><macrocell id="FB18_MC10"/><macrocell id="FB18_MC11"/><macrocell id="FB18_MC12"/><macrocell id="FB18_MC13"/><macrocell id="FB18_MC14"/><macrocell id="FB18_MC15" pin="FB18_MC15_PIN11"/><macrocell id="FB18_MC16" pin="FB18_MC16_PIN12"/><PAL/></fblock><fblock id="FB19" pinUse="4"><macrocell id="FB19_MC1"/><macrocell id="FB19_MC2" pin="FB19_MC2_PIN143" sigUse="5" signal="UD7_SPECSIG"><eq_pterm ptindx="FB19_6"/><eq_pterm ptindx="FB19_7"/></macrocell><macrocell id="FB19_MC3"/><macrocell id="FB19_MC4" pin="FB19_MC4_PIN142" sigUse="5" signal="UD6_SPECSIG"><eq_pterm ptindx="FB19_4"/><eq_pterm ptindx="FB19_5"/></macrocell><macrocell id="FB19_MC5" pin="FB19_MC5_PIN141" sigUse="5" signal="UD5_SPECSIG"><eq_pterm ptindx="FB19_2"/><eq_pterm ptindx="FB19_3"/></macrocell><macrocell id="FB19_MC6"/><macrocell id="FB19_MC7"/><macrocell id="FB19_MC8"/><macrocell id="FB19_MC9"/><macrocell id="FB19_MC10"/><macrocell id="FB19_MC11"/><macrocell id="FB19_MC12"/><macrocell id="FB19_MC13"/><macrocell id="FB19_MC14"/><macrocell id="FB19_MC15" pin="FB19_MC15_PIN140" sigUse="5" signal="UD4_SPECSIG"><eq_pterm ptindx="FB19_0"/><eq_pterm ptindx="FB19_1"/></macrocell><macrocell id="FB19_MC16"/><fbinput id="FB19_I1" fbk="PIN" signal="AD4PIN_SPECSIG"/><fbinput id="FB19_I2" fbk="PIN" signal="AD5PIN_SPECSIG"/><fbinput id="FB19_I3" fbk="PIN" signal="AD6PIN_SPECSIG"/><fbinput id="FB19_I4" fbk="PIN" signal="AD7PIN_SPECSIG"/><fbinput id="FB19_I5" signal="Bus_Select"/><fbinput id="FB19_I6" fbk="PIN" signal="SD4PIN_SPECSIG"/><fbinput id="FB19_I7" fbk="PIN" signal="SD5PIN_SPECSIG"/><fbinput id="FB19_I8" fbk="PIN" signal="SD6PIN_SPECSIG"/><fbinput id="FB19_I9" fbk="PIN" signal="SD7PIN_SPECSIG"/><fbinput id="FB19_I10" signal="UCS"/><fbinput id="FB19_I11" signal="UIOW"/><PAL><pterm id="FB19_0"><signal id="AD4PIN_SPECSIG"/><signal id="Bus_Select" negated="ON"/><signal id="UCS" negated="ON"/><signal id="UIOW" negated="ON"/></pterm><pterm id="FB19_1"><signal id="Bus_Select"/><signal id="UCS" negated="ON"/><signal id="UIOW" negated="ON"/><signal id="SD4PIN_SPECSIG"/></pterm><pterm id="FB19_2"><signal id="AD5PIN_SPECSIG"/><signal id="Bus_Select" negated="ON"/><signal id="UCS" negated="ON"/><signal id="UIOW" negated="ON"/></pterm><pterm id="FB19_3"><signal id="Bus_Select"/><signal id="UCS" negated="ON"/><signal id="UIOW" negated="ON"/><signal id="SD5PIN_SPECSIG"/></pterm><pterm id="FB19_4"><signal id="AD6PIN_SPECSIG"/><signal id="Bus_Select" negated="ON"/><signal id="UCS" negated="ON"/><signal id="UIOW" negated="ON"/></pterm><pterm id="FB19_5"><signal id="Bus_Select"/><signal id="UCS" negated="ON"/><signal id="UIOW" negated="ON"/><signal id="SD6PIN_SPECSIG"/></pterm><pterm id="FB19_6"><signal id="AD7PIN_SPECSIG"/><signal id="Bus_Select" negated="ON"/><signal id="UCS" negated="ON"/><signal id="UIOW" negated="ON"/></pterm><pterm id="FB19_7"><signal id="Bus_Select"/><signal id="UCS" negated="ON"/><signal id="UIOW" negated="ON"/><signal id="SD7PIN_SPECSIG"/></pterm></PAL><equation id="UD7_SPECSIG"><d2><eq_pterm ptindx="FB19_6"/><eq_pterm ptindx="FB19_7"/></d2><oe><eq_pterm ptindx="FB1_7"/></oe></equation><equation id="UD6_SPECSIG"><d2><eq_pterm ptindx="FB19_4"/><eq_pterm ptindx="FB19_5"/></d2><oe><eq_pterm ptindx="FB1_7"/></oe></equation><equation id="UD5_SPECSIG"><d2><eq_pterm ptindx="FB19_2"/><eq_pterm ptindx="FB19_3"/></d2><oe><eq_pterm ptindx="FB1_7"/></oe></equation><equation id="UD4_SPECSIG"><d2><eq_pterm ptindx="FB19_0"/><eq_pterm ptindx="FB19_1"/></d2><oe><eq_pterm ptindx="FB1_7"/></oe></equation></fblock><fblock id="FB20" pinUse="4"><macrocell id="FB20_MC1" pin="FB20_MC1_PIN14"/><macrocell id="FB20_MC2"/><macrocell id="FB20_MC3"/><macrocell id="FB20_MC4" pin="FB20_MC4_PIN15"/><macrocell id="FB20_MC5"/><macrocell id="FB20_MC6"/><macrocell id="FB20_MC7"/><macrocell id="FB20_MC8"/><macrocell id="FB20_MC9"/><macrocell id="FB20_MC10"/><macrocell id="FB20_MC11"/><macrocell id="FB20_MC12"/><macrocell id="FB20_MC13"/><macrocell id="FB20_MC14" pin="FB20_MC14_PIN16"/><macrocell id="FB20_MC15"/><macrocell id="FB20_MC16" pin="FB20_MC16_PIN18"/><PAL/></fblock><fblock id="FB21" pinUse="5"><macrocell id="FB21_MC1"/><macrocell id="FB21_MC2"/><macrocell id="FB21_MC3" pin="FB21_MC3_PIN42"/><macrocell id="FB21_MC4" pin="FB21_MC4_PIN41" inreg="U7_U2Line_last_SPECSIG" sigUse="6" signal="SCL"/><macrocell id="FB21_MC5"/><macrocell id="FB21_MC6"/><macrocell id="FB21_MC7"/><macrocell id="FB21_MC8"/><macrocell id="FB21_MC9"/><macrocell id="FB21_MC10"/><macrocell id="FB21_MC11"/><macrocell id="FB21_MC12"/><macrocell id="FB21_MC13" pin="FB21_MC13_PIN40"/><macrocell id="FB21_MC14" pin="FB21_MC14_PIN39" sigUse="2" signal="IRQ"><eq_pterm ptindx="FB21_34"/></macrocell><macrocell id="FB21_MC15"/><macrocell id="FB21_MC16" pin="FB21_MC16_PIN37" sigUse="0" signal="ENDXFR"/><fbinput id="FB21_I1" signal="Bus_Select"/><fbinput id="FB21_I2" signal="U7_U3_counterr0_SPECSIG"/><fbinput id="FB21_I3" signal="U7_U3_counterr1_SPECSIG"/><fbinput id="FB21_I4" signal="U7_U3_counterr2_SPECSIG"/><fbinput id="FB21_I5" signal="U7_U3_counterr3_SPECSIG"/><fbinput id="FB21_I6" signal="U7_U3_counterr4_SPECSIG"/><fbinput id="FB21_I7" signal="U7_U3_counterr5_SPECSIG"/><fbinput id="FB21_I8" signal="UINT"/><PAL><pterm id="FB21_0"><signal id="U7_U3_counterr0_SPECSIG" negated="ON"/><signal id="U7_U3_counterr3_SPECSIG" negated="ON"/><signal id="U7_U3_counterr2_SPECSIG" negated="ON"/><signal id="U7_U3_counterr4_SPECSIG" negated="ON"/><signal id="U7_U3_counterr1_SPECSIG" negated="ON"/><signal id="U7_U3_counterr5_SPECSIG" negated="ON"/></pterm><pterm id="FB21_34"><signal id="UINT" negated="ON"/><signal id="Bus_Select"/></pterm></PAL><equation id="U7_U2Line_last_SPECSIG"><inreg inputs="SCLPIN_SPECSIG"/><clk negated="ON"><fastsig signal="SMCLK"/></clk><oe><eq_pterm ptindx="FB21_0"/></oe><prld ptindx="GND"/></equation><equation id="IRQ"><d1><eq_pterm ptindx="FB21_34"/></d1></equation><equation id="ENDXFR"><d2><eq_pterm ptindx="GND"/></d2><oe><eq_pterm ptindx="GND"/></oe></equation><equation id="SCL"><d2><eq_pterm ptindx="GND"/></d2><oe><eq_pterm ptindx="FB21_0"/></oe></equation></fblock><fblock id="FB22" pinUse="5"><macrocell id="FB22_MC1" pin="FB22_MC1_PIN19" inreg="U7_U4Line_last_SPECSIG" sigUse="0"/><macrocell id="FB22_MC2"/><macrocell id="FB22_MC3" pin="FB22_MC3_PIN20" sigUse="5" signal="SD0_SPECSIG"><eq_pterm ptindx="FB22_12"/></macrocell><macrocell id="FB22_MC4" pin="FB22_MC4_PIN21" sigUse="5" signal="SD1_SPECSIG"><eq_pterm ptindx="FB22_14"/></macrocell><macrocell id="FB22_MC5" pin="FB22_MC5_PIN22"/><macrocell id="FB22_MC6"/><macrocell id="FB22_MC7"/><macrocell id="FB22_MC8"/><macrocell id="FB22_MC9"/><macrocell id="FB22_MC10"/><macrocell id="FB22_MC11"/><macrocell id="FB22_MC12"/><macrocell id="FB22_MC13" pin="FB22_MC13_PIN23" sigUse="5" signal="SD2_SPECSIG"><eq_pterm ptindx="FB22_32"/></macrocell><macrocell id="FB22_MC14"/><macrocell id="FB22_MC15"/><macrocell id="FB22_MC16" pin="FB22_MC16_PIN25" sigUse="5" signal="SD3_SPECSIG"><eq_pterm ptindx="FB22_38"/></macrocell><fbinput id="FB22_I1" signal="AEN"/><fbinput id="FB22_I2" signal="Bus_Select"/><fbinput id="FB22_I3" signal="IORD"/><fbinput id="FB22_I4" signal="U3_Mcompar__n0011__n0014"/><fbinput id="FB22_I5" fbk="PIN" signal="UD0PIN_SPECSIG"/><fbinput id="FB22_I6" fbk="PIN" signal="UD1PIN_SPECSIG"/><fbinput id="FB22_I7" fbk="PIN" signal="UD2PIN_SPECSIG"/><fbinput id="FB22_I8" fbk="PIN" signal="UD3PIN_SPECSIG"/><PAL><pterm id="FB22_0"><signal id="Bus_Select"/><signal id="AEN" negated="ON"/><signal id="U3_Mcompar__n0011__n0014" negated="ON"/><signal id="IORD" negated="ON"/></pterm><pterm id="FB22_12"><signal id="UD0PIN_SPECSIG"/></pterm><pterm id="FB22_14"><signal id="UD1PIN_SPECSIG"/></pterm><pterm id="FB22_32"><signal id="UD2PIN_SPECSIG"/></pterm><pterm id="FB22_38"><signal id="UD3PIN_SPECSIG"/></pterm></PAL><equation id="U7_U4Line_last_SPECSIG"><inreg inputs="SCLreset"/><clk negated="ON"><fastsig signal="SMCLK"/></clk><prld ptindx="GND"/></equation><equation id="SD0_SPECSIG"><d1><eq_pterm ptindx="FB22_12"/></d1><oe><eq_pterm ptindx="FB22_0"/></oe></equation><equation id="SD1_SPECSIG"><d1><eq_pterm ptindx="FB22_14"/></d1><oe><eq_pterm ptindx="FB22_0"/></oe></equation><equation id="SD2_SPECSIG"><d1><eq_pterm ptindx="FB22_32"/></d1><oe><eq_pterm ptindx="FB22_0"/></oe></equation><equation id="SD3_SPECSIG"><d1><eq_pterm ptindx="FB22_38"/></d1><oe><eq_pterm ptindx="FB22_0"/></oe></equation></fblock><fblock id="FB23" pinUse="2"><macrocell id="FB23_MC1" pin="FB23_MC1_PIN36" sigUse="13" signal="SYSPWR"><eq_pterm ptindx="FB23_0"/><eq_pterm ptindx="FB23_1"/><eq_pterm ptindx="FB23_2"/></macrocell><macrocell id="FB23_MC2"/><macrocell id="FB23_MC3"/><macrocell id="FB23_MC4"/><macrocell id="FB23_MC5"/><macrocell id="FB23_MC6"/><macrocell id="FB23_MC7"/><macrocell id="FB23_MC8"/><macrocell id="FB23_MC9"/><macrocell id="FB23_MC10"/><macrocell id="FB23_MC11"/><macrocell id="FB23_MC12"/><macrocell id="FB23_MC13"/><macrocell id="FB23_MC14" pin="FB23_MC14_PIN35" sigUse="0" signal="IOCHCHK"/><macrocell id="FB23_MC15"/><macrocell id="FB23_MC16"/><fbinput id="FB23_I1" fbk="PIN" signal="AD0PIN_SPECSIG"/><fbinput id="FB23_I2" signal="CPLD_Reset"/><fbinput id="FB23_I3" signal="RD"/><fbinput id="FB23_I4" signal="SYSPWR"/><fbinput id="FB23_I5" signal="U2_ADDR_reg0_SPECSIG"/><fbinput id="FB23_I6" signal="U2_ADDR_reg1_SPECSIG"/><fbinput id="FB23_I7" signal="U2_ADDR_reg2_SPECSIG"/><fbinput id="FB23_I8" signal="U2_ADDR_reg3_SPECSIG"/><fbinput id="FB23_I9" signal="U2_ADDR_reg4_SPECSIG"/><fbinput id="FB23_I10" signal="U2_ADDR_reg5_SPECSIG"/><fbinput id="FB23_I11" signal="U2_ADDR_reg6_SPECSIG"/><fbinput id="FB23_I12" signal="U2_ADDR_reg7_SPECSIG"/><fbinput id="FB23_I13" signal="WR"/><PAL><pterm id="FB23_0"><signal id="CPLD_Reset" negated="ON"/><signal id="SYSPWR"/></pterm><pterm id="FB23_1"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG"/><signal id="AD0PIN_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG"/><signal id="U2_ADDR_reg1_SPECSIG"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="SYSPWR"/></pterm><pterm id="FB23_2"><signal id="WR" negated="ON"/><signal id="RD"/><signal id="U2_ADDR_reg0_SPECSIG"/><signal id="CPLD_Reset"/><signal id="AD0PIN_SPECSIG"/><signal id="U2_ADDR_reg4_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg2_SPECSIG"/><signal id="U2_ADDR_reg1_SPECSIG"/><signal id="U2_ADDR_reg3_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg5_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg6_SPECSIG" negated="ON"/><signal id="U2_ADDR_reg7_SPECSIG" negated="ON"/><signal id="SYSPWR" negated="ON"/></pterm></PAL><equation id="SYSPWR" regUse="T"><d2><eq_pterm ptindx="FB23_0"/><eq_pterm ptindx="FB23_1"/><eq_pterm ptindx="FB23_2"/></d2><clk negated="ON"><fastsig signal="SMCLK"/></clk><prld ptindx="GND"/></equation><equation id="IOCHCHK"><d2><eq_pterm ptindx="GND"/></d2><oe><eq_pterm ptindx="GND"/></oe></equation></fblock><fblock id="FB24" pinUse="8"><macrocell id="FB24_MC1" pin="FB24_MC1_PIN26" sigUse="5" signal="SD4_SPECSIG"><eq_pterm ptindx="FB24_8"/></macrocell><macrocell id="FB24_MC2" pin="FB24_MC2_PIN27" sigUse="5" signal="SD5_SPECSIG"><eq_pterm ptindx="FB24_10"/></macrocell><macrocell id="FB24_MC3" pin="FB24_MC3_PIN28" sigUse="5" signal="SD6_SPECSIG"><eq_pterm ptindx="FB24_12"/></macrocell><macrocell id="FB24_MC4" pin="FB24_MC4_PIN29" sigUse="5" signal="SD7_SPECSIG"><eq_pterm ptindx="FB24_14"/></macrocell><macrocell id="FB24_MC5" pin="FB24_MC5_PIN30"/><macrocell id="FB24_MC6"/><macrocell id="FB24_MC7"/><macrocell id="FB24_MC8"/><macrocell id="FB24_MC9"/><macrocell id="FB24_MC10"/><macrocell id="FB24_MC11"/><macrocell id="FB24_MC12"/><macrocell id="FB24_MC13" pin="FB24_MC13_PIN31"/><macrocell id="FB24_MC14" pin="FB24_MC14_PIN32"/><macrocell id="FB24_MC15"/><macrocell id="FB24_MC16" pin="FB24_MC16_PIN34"/><fbinput id="FB24_I1" signal="AEN"/><fbinput id="FB24_I2" signal="Bus_Select"/><fbinput id="FB24_I3" signal="IORD"/><fbinput id="FB24_I4" signal="U3_Mcompar__n0011__n0014"/><fbinput id="FB24_I5" fbk="PIN" signal="UD4PIN_SPECSIG"/><fbinput id="FB24_I6" fbk="PIN" signal="UD5PIN_SPECSIG"/><fbinput id="FB24_I7" fbk="PIN" signal="UD6PIN_SPECSIG"/><fbinput id="FB24_I8" fbk="PIN" signal="UD7PIN_SPECSIG"/><PAL><pterm id="FB24_0"><signal id="Bus_Select"/><signal id="AEN" negated="ON"/><signal id="U3_Mcompar__n0011__n0014" negated="ON"/><signal id="IORD" negated="ON"/></pterm><pterm id="FB24_8"><signal id="UD4PIN_SPECSIG"/></pterm><pterm id="FB24_10"><signal id="UD5PIN_SPECSIG"/></pterm><pterm id="FB24_12"><signal id="UD6PIN_SPECSIG"/></pterm><pterm id="FB24_14"><signal id="UD7PIN_SPECSIG"/></pterm></PAL><equation id="SD4_SPECSIG"><d1><eq_pterm ptindx="FB24_8"/></d1><oe><eq_pterm ptindx="FB24_0"/></oe></equation><equation id="SD5_SPECSIG"><d1><eq_pterm ptindx="FB24_10"/></d1><oe><eq_pterm ptindx="FB24_0"/></oe></equation><equation id="SD6_SPECSIG"><d1><eq_pterm ptindx="FB24_12"/></d1><oe><eq_pterm ptindx="FB24_0"/></oe></equation><equation id="SD7_SPECSIG"><d1><eq_pterm ptindx="FB24_14"/></d1><oe><eq_pterm ptindx="FB24_0"/></oe></equation></fblock><vcc/><gnd/><messages><warning>Cpld:987 - An internal tristate buffer 'outDATA&lt;7&gt;\$WA3' is detected.    The logic is being translated to a mux implementation.</warning><warning>Cpld:987 - An internal tristate buffer 'outDATA&lt;6&gt;\$WA0' is detected.    The logic is being translated to a mux implementation.</warning><warning>Cpld:987 - An internal tristate buffer 'outDATA&lt;5&gt;\$WA0' is detected.    The logic is being translated to a mux implementation.</warning><warning>Cpld:987 - An internal tristate buffer 'outDATA&lt;4&gt;\$WA0' is detected.    The logic is being translated to a mux implementation.</warning><warning>Cpld:987 - An internal tristate buffer 'outDATA&lt;3&gt;\$WA0' is detected.    The logic is being translated to a mux implementation.</warning><warning>Cpld:987 - An internal tristate buffer 'outDATA&lt;2&gt;\$WA0' is detected.    The logic is being translated to a mux implementation.</warning><warning>Cpld:987 - An internal tristate buffer 'outDATA&lt;1&gt;\$WA0' is detected.    The logic is being translated to a mux implementation.</warning><warning>Cpld:987 - An internal tristate buffer 'outDATA&lt;0&gt;\$WA3' is detected.    The logic is being translated to a mux implementation.</warning><warning>Cpld:987 - An internal tristate buffer 'outDATA&lt;0&gt;\$WA1' is detected.    The logic is being translated to a mux implementation.</warning><warning>Cpld:987 - An internal tristate buffer 'outDATA&lt;7&gt;\$WA1' is detected.    The logic is being translated to a mux implementation.</warning><warning>Cpld:987 - An internal tristate buffer 'outDATA&lt;6&gt;\$WA1' is detected.    The logic is being translated to a mux implementation.</warning><warning>Cpld:987 - An internal tristate buffer 'outDATA&lt;2&gt;\$WA1' is detected.    The logic is being translated to a mux implementation.</warning><warning>Cpld:987 - An internal tristate buffer 'outDATA&lt;5&gt;\$WA1' is detected.    The logic is being translated to a mux implementation.</warning><warning>Cpld:987 - An internal tristate buffer 'outDATA&lt;4&gt;\$WA1' is detected.    The logic is being translated to a mux implementation.</warning><warning>Cpld:987 - An internal tristate buffer 'outDATA&lt;3&gt;\$WA1' is detected.    The logic is being translated to a mux implementation.</warning><warning>Cpld:987 - An internal tristate buffer 'outDATA&lt;0&gt;\$WA2' is detected.    The logic is being translated to a mux implementation.</warning><warning>Cpld:987 - An internal tristate buffer 'outDATA&lt;1&gt;\$WA1' is detected.    The logic is being translated to a mux implementation.</warning><warning>Cpld:987 - An internal tristate buffer 'outDATA&lt;1&gt;\$WA2' is detected.    The logic is being translated to a mux implementation.</warning><warning>Cpld:987 - An internal tristate buffer 'outDATA&lt;2&gt;\$WA2' is detected.    The logic is being translated to a mux implementation.</warning><warning>Cpld:987 - An internal tristate buffer 'outDATA&lt;3&gt;\$WA2' is detected.    The logic is being translated to a mux implementation.</warning><warning>Cpld:987 - An internal tristate buffer 'outDATA&lt;4&gt;\$WA2' is detected.    The logic is being translated to a mux implementation.</warning><warning>Cpld:987 - An internal tristate buffer 'outDATA&lt;5&gt;\$WA2' is detected.    The logic is being translated to a mux implementation.</warning><warning>Cpld:987 - An internal tristate buffer 'outDATA&lt;6&gt;\$WA2' is detected.    The logic is being translated to a mux implementation.</warning><warning>Cpld:987 - An internal tristate buffer 'outDATA&lt;7&gt;\$WA2' is detected.    The logic is being translated to a mux implementation.</warning><warning>Cpld:987 - An internal tristate buffer 'outDATA&lt;0&gt;\$WA0' is detected.    The logic is being translated to a mux implementation.</warning><warning>Cpld:987 - An internal tristate buffer 'outDATA&lt;1&gt;\$WA3' is detected.    The logic is being translated to a mux implementation.</warning><warning>Cpld:987 - An internal tristate buffer 'outDATA&lt;2&gt;\$WA3' is detected.    The logic is being translated to a mux implementation.</warning><warning>Cpld:987 - An internal tristate buffer 'outDATA&lt;3&gt;\$WA3' is detected.    The logic is being translated to a mux implementation.</warning><warning>Cpld:987 - An internal tristate buffer 'outDATA&lt;4&gt;\$WA3' is detected.    The logic is being translated to a mux implementation.</warning><warning>Cpld:987 - An internal tristate buffer 'outDATA&lt;5&gt;\$WA3' is detected.    The logic is being translated to a mux implementation.</warning><warning>Cpld:987 - An internal tristate buffer 'outDATA&lt;6&gt;\$WA3' is detected.    The logic is being translated to a mux implementation.</warning><warning>Cpld:987 - An internal tristate buffer 'outDATA&lt;7&gt;\$WA0' is detected.    The logic is being translated to a mux implementation.</warning><warning>Cpld:1007 - Removing unused input(s) 'PC104_RESET'.  The input(s) are   unused after optimization. Please verify functionality via simulation.</warning><warning>Cpld:829 - Signal 'IOCHCHK_MC.TRST' has been minimized to 'GND'.</warning><warning>Cpld:829 - Signal 'ENDXFR_MC.TRST' has been minimized to 'GND'.</warning></messages><compOpts isp="ON" loc="ON" part="XCR3384XL-7-TQ144" prld="LOW" slew="SLOW" inreg="ON" mlopt="ON" nouct="OFF" fbnand="OFF" inputs="32" keepio="OFF" pterms="28" unused="PULLUP" exhaust="OFF" wysiwyg="OFF" blkfanin="38" ignorets="OFF" optimize="DENSITY" terminate="FLOAT"/><specSig value="AD&lt;0&gt;.PIN" signal="AD0PIN_SPECSIG"/><specSig value="AD&lt;4&gt;.PIN" signal="AD4PIN_SPECSIG"/><specSig value="AD&lt;2&gt;.PIN" signal="AD2PIN_SPECSIG"/><specSig value="AD&lt;1&gt;.PIN" signal="AD1PIN_SPECSIG"/><specSig value="AD&lt;3&gt;.PIN" signal="AD3PIN_SPECSIG"/><specSig value="AD&lt;5&gt;.PIN" signal="AD5PIN_SPECSIG"/><specSig value="AD&lt;6&gt;.PIN" signal="AD6PIN_SPECSIG"/><specSig value="AD&lt;7&gt;.PIN" signal="AD7PIN_SPECSIG"/><specSig value="SCL.PIN" signal="SCLPIN_SPECSIG"/><specSig value="UD&lt;0&gt;.PIN" signal="UD0PIN_SPECSIG"/><specSig value="SA&lt;8&gt;" signal="SA8_SPECSIG"/><specSig value="SA&lt;9&gt;" signal="SA9_SPECSIG"/><specSig value="SA&lt;10&gt;" signal="SA10_SPECSIG"/><specSig value="SA&lt;11&gt;" signal="SA11_SPECSIG"/><specSig value="SA&lt;12&gt;" signal="SA12_SPECSIG"/><specSig value="SA&lt;13&gt;" signal="SA13_SPECSIG"/><specSig value="SA&lt;14&gt;" signal="SA14_SPECSIG"/><specSig value="SA&lt;15&gt;" signal="SA15_SPECSIG"/><specSig value="UD&lt;1&gt;.PIN" signal="UD1PIN_SPECSIG"/><specSig value="UD&lt;2&gt;.PIN" signal="UD2PIN_SPECSIG"/><specSig value="UD&lt;3&gt;.PIN" signal="UD3PIN_SPECSIG"/><specSig value="UD&lt;4&gt;.PIN" signal="UD4PIN_SPECSIG"/><specSig value="UD&lt;5&gt;.PIN" signal="UD5PIN_SPECSIG"/><specSig value="UD&lt;6&gt;.PIN" signal="UD6PIN_SPECSIG"/><specSig value="UD&lt;7&gt;.PIN" signal="UD7PIN_SPECSIG"/><specSig value="SA&lt;0&gt;" signal="SA0_SPECSIG"/><specSig value="SA&lt;1&gt;" signal="SA1_SPECSIG"/><specSig value="SA&lt;2&gt;" signal="SA2_SPECSIG"/><specSig value="SA&lt;3&gt;" signal="SA3_SPECSIG"/><specSig value="SA&lt;4&gt;" signal="SA4_SPECSIG"/><specSig value="SA&lt;5&gt;" signal="SA5_SPECSIG"/><specSig value="SA&lt;6&gt;" signal="SA6_SPECSIG"/><specSig value="SA&lt;7&gt;" signal="SA7_SPECSIG"/><specSig value="SD&lt;0&gt;.PIN" signal="SD0PIN_SPECSIG"/><specSig value="SD&lt;1&gt;.PIN" signal="SD1PIN_SPECSIG"/><specSig value="SD&lt;2&gt;.PIN" signal="SD2PIN_SPECSIG"/><specSig value="SD&lt;3&gt;.PIN" signal="SD3PIN_SPECSIG"/><specSig value="SD&lt;4&gt;.PIN" signal="SD4PIN_SPECSIG"/><specSig value="SD&lt;5&gt;.PIN" signal="SD5PIN_SPECSIG"/><specSig value="SD&lt;6&gt;.PIN" signal="SD6PIN_SPECSIG"/><specSig value="SD&lt;7&gt;.PIN" signal="SD7PIN_SPECSIG"/><specSig value="EN&lt;3&gt;" signal="EN3_SPECSIG"/><specSig value="EN&lt;4&gt;" signal="EN4_SPECSIG"/><specSig value="EN&lt;5&gt;" signal="EN5_SPECSIG"/><specSig value="EN&lt;6&gt;" signal="EN6_SPECSIG"/><specSig value="EN&lt;2&gt;" signal="EN2_SPECSIG"/><specSig value="EN&lt;1&gt;" signal="EN1_SPECSIG"/><specSig value="EN&lt;0&gt;" signal="EN0_SPECSIG"/><specSig value="EN&lt;7&gt;" signal="EN7_SPECSIG"/><specSig value="PD&lt;0&gt;" signal="PD0_SPECSIG"/><specSig value="PD&lt;1&gt;" signal="PD1_SPECSIG"/><specSig value="PD&lt;2&gt;" signal="PD2_SPECSIG"/><specSig value="UAD&lt;0&gt;" signal="UAD0_SPECSIG"/><specSig value="UAD&lt;1&gt;" signal="UAD1_SPECSIG"/><specSig value="UAD&lt;2&gt;" signal="UAD2_SPECSIG"/><specSig value="(b)" signal="b_SPECSIG"/><specSig value="U7_U3_counterr&lt;5&gt;" signal="U7_U3_counterr5_SPECSIG"/><specSig value="PD&lt;3&gt;" signal="PD3_SPECSIG"/><specSig value="PD&lt;4&gt;" signal="PD4_SPECSIG"/><specSig value="PD&lt;5&gt;" signal="PD5_SPECSIG"/><specSig value="PD&lt;6&gt;" signal="PD6_SPECSIG"/><specSig value="I/O" signal="IO_SPECSIG"/><specSig value="AD&lt;0&gt;" signal="AD0_SPECSIG"/><specSig value="PD&lt;7&gt;" signal="PD7_SPECSIG"/><specSig value="UAD&lt;7&gt;" signal="UAD7_SPECSIG"/><specSig value="UAD&lt;6&gt;" signal="UAD6_SPECSIG"/><specSig value="UAD&lt;3&gt;" signal="UAD3_SPECSIG"/><specSig value="UAD&lt;4&gt;" signal="UAD4_SPECSIG"/><specSig value="UAD&lt;5&gt;" signal="UAD5_SPECSIG"/><specSig value="UD&lt;3&gt;" signal="UD3_SPECSIG"/><specSig value="UD&lt;2&gt;" signal="UD2_SPECSIG"/><specSig value="UD&lt;1&gt;" signal="UD1_SPECSIG"/><specSig value="UD&lt;0&gt;" signal="UD0_SPECSIG"/><specSig value="AD&lt;7&gt;" signal="AD7_SPECSIG"/><specSig value="AD&lt;1&gt;" signal="AD1_SPECSIG"/><specSig value="AD&lt;2&gt;" signal="AD2_SPECSIG"/><specSig value="AD&lt;3&gt;" signal="AD3_SPECSIG"/><specSig value="AD&lt;6&gt;" signal="AD6_SPECSIG"/><specSig value="AD&lt;5&gt;" signal="AD5_SPECSIG"/><specSig value="AD&lt;4&gt;" signal="AD4_SPECSIG"/><specSig value="UD&lt;7&gt;" signal="UD7_SPECSIG"/><specSig value="UD&lt;6&gt;" signal="UD6_SPECSIG"/><specSig value="UD&lt;5&gt;" signal="UD5_SPECSIG"/><specSig value="UD&lt;4&gt;" signal="UD4_SPECSIG"/><specSig value="SD&lt;0&gt;" signal="SD0_SPECSIG"/><specSig value="SD&lt;1&gt;" signal="SD1_SPECSIG"/><specSig value="SD&lt;2&gt;" signal="SD2_SPECSIG"/><specSig value="SD&lt;3&gt;" signal="SD3_SPECSIG"/><specSig value="SD&lt;4&gt;" signal="SD4_SPECSIG"/><specSig value="SD&lt;5&gt;" signal="SD5_SPECSIG"/><specSig value="SD&lt;6&gt;" signal="SD6_SPECSIG"/><specSig value="SD&lt;7&gt;" signal="SD7_SPECSIG"/><specSig value="U8/SLPYIE&lt;2&gt;" signal="U8SLPYIE2_SPECSIG"/><specSig value="U3_PC104reg&lt;7&gt;" signal="U3_PC104reg7_SPECSIG"/><specSig value="U3_PC104reg&lt;2&gt;" signal="U3_PC104reg2_SPECSIG"/><specSig value="U8/SLPYIE&lt;1&gt;" signal="U8SLPYIE1_SPECSIG"/><specSig value="U3_PC104reg&lt;1&gt;" signal="U3_PC104reg1_SPECSIG"/><specSig value="U8/SLPYIE&lt;0&gt;" signal="U8SLPYIE0_SPECSIG"/><specSig value="U3_PC104reg&lt;0&gt;" signal="U3_PC104reg0_SPECSIG"/><specSig value="U3_PC104reg&lt;6&gt;" signal="U3_PC104reg6_SPECSIG"/><specSig value="U3_PC104reg&lt;5&gt;" signal="U3_PC104reg5_SPECSIG"/><specSig value="U3_PC104reg&lt;4&gt;" signal="U3_PC104reg4_SPECSIG"/><specSig value="U3_PC104reg&lt;3&gt;" signal="U3_PC104reg3_SPECSIG"/><specSig value="U2_ADDR_reg&lt;0&gt;" signal="U2_ADDR_reg0_SPECSIG"/><specSig value="U2_ADDR_reg&lt;1&gt;" signal="U2_ADDR_reg1_SPECSIG"/><specSig value="U2_ADDR_reg&lt;2&gt;" signal="U2_ADDR_reg2_SPECSIG"/><specSig value="U2_ADDR_reg&lt;3&gt;" signal="U2_ADDR_reg3_SPECSIG"/><specSig value="U2_ADDR_reg&lt;4&gt;" signal="U2_ADDR_reg4_SPECSIG"/><specSig value="U2_ADDR_reg&lt;5&gt;" signal="U2_ADDR_reg5_SPECSIG"/><specSig value="U2_ADDR_reg&lt;6&gt;" signal="U2_ADDR_reg6_SPECSIG"/><specSig value="U2_ADDR_reg&lt;7&gt;" signal="U2_ADDR_reg7_SPECSIG"/><specSig value="U7_U3_counterr&lt;4&gt;" signal="U7_U3_counterr4_SPECSIG"/><specSig value="U7_U3_counterr&lt;2&gt;" signal="U7_U3_counterr2_SPECSIG"/><specSig value="U7_U3_counterr&lt;3&gt;" signal="U7_U3_counterr3_SPECSIG"/><specSig value="U7_U3_counterr&lt;0&gt;" signal="U7_U3_counterr0_SPECSIG"/><specSig value="U7_U1/Line_last" signal="U7_U1Line_last_SPECSIG"/><specSig value="U7_U3_counterr&lt;1&gt;" signal="U7_U3_counterr1_SPECSIG"/><specSig value="U7_U4/Line_last" signal="U7_U4Line_last_SPECSIG"/><specSig value="U7_U2/Line_last" signal="U7_U2Line_last_SPECSIG"/></document>
